JPH065653A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH065653A
JPH065653A JP4165590A JP16559092A JPH065653A JP H065653 A JPH065653 A JP H065653A JP 4165590 A JP4165590 A JP 4165590A JP 16559092 A JP16559092 A JP 16559092A JP H065653 A JPH065653 A JP H065653A
Authority
JP
Japan
Prior art keywords
layer
wiring layer
insulating film
polycrystalline silicon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4165590A
Other languages
English (en)
Inventor
Hisahiro Matsukawa
尚弘 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4165590A priority Critical patent/JPH065653A/ja
Publication of JPH065653A publication Critical patent/JPH065653A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/934Cross-sectional shape, i.e. in side view
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】この発明は、ボンディング作業中の衝撃によ
り、シリコン基板上の厚い絶縁膜にクラックが生じるこ
とがなく、配線層とその下地とが剥がれることのないボ
ンディングパッドを提供する。 【構成】熱酸化膜12の上に多結晶シリコン層13を設け、
この多結晶シリコン層13の上に、ボンディングパッドと
ボンディングワイヤとの接触面より小さく且つ前記多結
晶シリコン層13に達する複数の開口部14aを有する層間
絶縁膜14を設け、この層間絶縁膜14の上および開口部14
a内面にボンディングパッドとしての配線層15を設けて
いる。このため、ボンディング作業中の衝撃が多結晶シ
リコン層13および層間絶縁膜14により緩和され、熱酸化
膜12のクラックの発生を防止できる。しかも、前記配線
層15はバリアメタル層16およびアルミニウム層17からな
るため、多結晶シリコン層13と配線層15とは密着性が良
い。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置に係わ
り、特にボンディングパッドに関する。
【0002】
【従来の技術】図4は、従来の半導体装置におけるボン
ディングパッドを示す断面図である。シリコン基板1の
表面には厚い絶縁膜2が設けられており、この厚い絶縁
膜2の上にはシリコン酸化膜を堆積させてなる層間絶縁
膜3が設けられている。この層間絶縁膜3の上には配線
層4が設けられており、この配線層4はアルミニウム層
5およびバリアメタル層6から構成されている。このバ
リアメタル層6はアルミニウム層5と層間絶縁膜3との
間に形成されており、前記ボンディングパッドとしての
アルミニウム層5は層間絶縁膜3を保護する保護酸化膜
7に設けられた開口部7aから露出されている。
【0003】上記従来のボンディングパッドはバリアメ
タル層6と層間絶縁膜3との密着性が悪いため、配線層
4がボンディング作業中に層間絶縁膜3から剥がれるこ
とがある。これを防止するために、バリアメタル層6の
下に多結晶シリコン層あるいはシリサイド層を設けたボ
ンディングパッドが考えられている。
【0004】図5はバリアメタル層6の下に多結晶シリ
コン層8を設けた例を示すものである。即ち、前記厚い
絶縁膜2の上には多結晶シリコン層8が設けられてい
る。前記層間絶縁膜3には開口部3aが設けられ、この
開口部3a内で多結晶シリコン層8の上には前記配線層
4が設けられている。
【0005】以上のようなボンディングパッドでは前記
バリアメタル層6と多結晶シリコン層8との密着性が良
いと共に、多結晶シリコン層8と厚い絶縁膜2との密着
性も良い。このため、前記配線層4がボンディング作業
中に層間絶縁膜3から剥がれることがない。
【0006】
【発明が解決しようとする課題】ところで、ボンディン
グされる配線層4と厚い絶縁膜2との間には多結晶シリ
コン層8が設けられているだけである。このため、ボン
ディング作業中の衝撃が配線層4および多結晶シリコン
層8から厚い絶縁膜2に伝わり、この厚い絶縁膜2にク
ラックが生じることがある。
【0007】この発明の目的は、ボンディングパッドに
おけるボンディング作業中の衝撃により、シリコン基板
上の厚い絶縁膜にクラックが生じることがなく、配線層
とその下地とが剥がれることのない半導体装置を提供す
ることにある。
【0008】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板表面上に設けられた第1の絶
縁膜と、この第1の絶縁膜の上に設けた第1の配線層
と、この第1の配線層の上に設けられ、ボンディングワ
イヤの接触面より小さく且つ前記第1の配線層に達する
複数の開口部を有する第2の絶縁膜と、この第2の絶縁
膜の上および開口部内面に設けられ、前記開口部内にお
いて前記第1の配線層と接した第2の配線層とを具備す
ることを特徴としている。また、前記第1の絶縁膜と第
1の配線層との間に第3の絶縁膜と第3の配線層とを有
することを特徴としている。また、前記第1の配線層は
多結晶シリコンからなることを特徴としている。また、
前記第1の配線層はシリサイドからなることを特徴とし
ている。また、前記第1の配線層は多結晶シリコンとシ
リサイドとを積層した物からなることを特徴としてい
る。また、前記第2の配線層はチタンと窒化チタンとか
らなるバリアメタル層およびアルミニウム層からなるこ
とを特徴としている。また、前記第2の絶縁膜はPSG
またはBPSGからなることを特徴としている。
【0009】
【作用】この発明は、第1の絶縁膜の上に第1の配線層
が設けられ、この第1の配線層の上に、ボンディングパ
ッドとボンディングワイヤとの接触面より小さく且つ第
1の配線層に達する複数の開口部を有する第2の絶縁膜
が設けられ、この第2の絶縁膜の上に第2の配線層が設
けられている。この第2の配線層の上にボンディングワ
イヤが接続されるため、ボンディング作業中の衝撃が第
1の配線層および第2の絶縁膜により緩和され、第1の
絶縁膜のクラックの発生を防止できる。また、前記第1
の配線層は多結晶シリコンまたはシリサイドまたは多結
晶シリコンとシリサイドとを積層した物からなり、前記
第2の配線層はバリアメタル層およびアルミニウム層か
らなるため、第1の配線層と第2の配線層とは密着性が
良い。従って、第1の配線層と第2の配線層との剥離を
防止できる。
【0010】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
【0011】図1は、この発明の第1の実施例の半導体
装置におけるボンディングパッドを示す平面図である。
ボンディングパッド9と図示せぬボンディングワイヤ−
との接触面10はボンディングパッド9表面の略中央部
に位置しており、この接触面10は直径約40μmの円
形となっている。このボンディングパッド9の表面には
複数の凹部11が設けられており、この凹部11は一辺
が5μmの正方形となっている。この正方形の凹部11
が5μmの間隔で設けられている。
【0012】図2は、図1に示す4−4線に沿った断面
図である。シリコン基板1の表面上には厚さ5000オ
ングストロ−ムの熱酸化膜12が設けられ、この熱酸化
膜12の上には厚さ4000オングストロ−ムの多結晶
シリコン層13が設けられている。この層13はシリサ
イドまたは多結晶シリコンとシリサイドとを積層した物
であっても良い。前記多結晶シリコン層13の上には厚
さ8000オングストロ−ムのBPSG(borophosphosi
licate glass) から形成された層間絶縁膜(第1の層間
絶縁膜)14が設けられている。この膜14はPSG(p
hosphosilicateglass) から形成されたものであっても
良い。前記層間絶縁膜14には複数の開口部14aが設
けられており、この開口部14aから多結晶シリコン層
13が露出される。前記層間絶縁膜14の上、開口部1
4aの内側面および多結晶シリコン層13上には配線層
15が設けられ、この配線層15が開口部14aに入り
込んだ部分に前記凹部11が形成される。この配線層1
5は厚さ1000オングストロ−ムのバリアメタル層1
6および厚さ5000オングストロ−ムのアルミニウム
層17から構成されており、バリアメタル層16の上に
アルミニウム層17が形成されている。前記バリアメタ
ル層16は図示せぬ厚さ400オングストロ−ムのチタ
ン層および厚さ600オングストロ−ムの窒化チタン層
から形成されている。前記配線層15は層間絶縁膜14
の上に設けられた保護絶縁膜18の開口部18aから露
出されている。この保護絶縁膜18は厚さ10000オ
ングストロ−ムのPSGから形成されている。
【0013】上記第1の実施例によれば、ボンディング
パッド9とボンディングワイヤとの接触面10より小さ
く且つ多結晶シリコン層13に達する開口部14aを複
数有する層間絶縁膜14を設け、この層間絶縁膜14の
上および開口部14a内に配線層15を設けている。従
って、この配線層15の上にボンディングワイヤを接続
する際、その衝撃が多結晶シリコン層13および層間絶
縁膜14により緩和され、熱酸化膜12のクラックの発
生を防止できる。また、前記配線層15のうち下層はバ
リアメタル層16からなるため、前記開口部14aの底
部における多結晶シリコン層13と配線層15とは密着
性が良い。従って、多結晶シリコン層13と配線層15
とは剥がれることがない。
【0014】図3は、この発明の第2の実施例を示すも
のであり、図2と同一部分には同一符号を付し、異なる
部分についてのみ説明する。即ち、この実施例において
は、熱酸化膜12と第1の配線層(多結晶シリコン層)
13との間に、厚さ4000オングストロ−ムの多結晶
シリコン層からなる第2の配線層19、および厚さ50
00オングストロ−ムのBPSGからなる第2の層間絶
縁膜20を設けている。
【0015】上記第2の実施例においても第1の実施例
と同様の効果を得ることができ、しかも熱酸化膜12と
第1の配線層13との間に第2の配線層19および第2
の層間絶縁膜20を設けているため、一層ボンディング
作業中の衝撃を緩和できる。
【0016】尚、この発明の半導体装置は上記の実施例
に限定されることなく、層間絶縁膜に設ける開口部の大
きさはボンディングパッドとボンディングワイヤとの接
触面より充分小さければ良く、この開口部の形状が正方
形の場合は一辺の長さが10μm以下であることが好ま
しい。また、開口部の形状は長方形または円形であって
も良く、種々変更可能である。
【0017】さらに、前記熱酸化膜と多結晶シリコン層
との間には複数の配線層および層間絶縁膜を設けても良
く、前記第2の配線層および第2の層間絶縁膜の材質は
多結晶シリコン層およびBPSG以外の材料を用いても
良い。
【0018】
【発明の効果】以上説明したようにこの発明によれば、
第1の絶縁膜の上に第1の配線層を設け、この第1の配
線層の上に、ボンディングパッドとボンディングワイヤ
との接触面より小さく且つ第1の配線層に達する複数の
開口部を有する第2の絶縁膜を設け、この第2の絶縁膜
の上および開口部内面にボンディングパッドとしての第
2の配線層を設けている。このため、ボンディング作業
中の衝撃が第1の配線層および第2の絶縁膜により緩和
され、第1の絶縁膜のクラックの発生を防止できる。し
かも、前記第1の配線層は多結晶シリコンまたはシリサ
イドまたは多結晶シリコンとシリサイドとを積層した物
からなり、前記第2の配線層はバリアメタル層およびア
ルミニウム層からなるため、第1の配線層と第2の配線
層とは密着性が良い。従って、第1の配線層と第2の配
線層との剥離を防止できる。
【図面の簡単な説明】
【図1】この発明の第1の実施例の半導体装置における
ボンディングパッドを示す平面図。
【図2】この発明の第1の実施例の図1に示す4−4線
に沿った断面図。
【図3】この発明の第2の実施例を示すものであり、図
2を変形した断面図。
【図4】従来の半導体装置におけるボンディングパッド
を示す断面図。
【図5】従来の半導体装置におけるボンディングパッド
を示す断面図。
【符号の説明】
1 …シリコン基板、9 …ボンディングパッド、10…ボン
ディングパッドとボンディングワイヤとの接触面、11…
凹部、12…熱酸化膜、13…多結晶シリコン層(第1の配
線層)、14…層間絶縁膜(第1の層間絶縁膜)、15…配
線層、16…バリアメタル層、17…アルミニウム層、18…
保護絶縁膜、19…第2の配線層、20…第2の層間絶縁膜

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板表面上に設けられた第1の絶
    縁膜と、 前記第1の絶縁膜の上に設けられた第1の配線層と、 前記第1の配線層の上に設けられ、ボンディングワイヤ
    の接触面より小さく且つ前記第1の配線層に達する複数
    の開口部を有する第2の絶縁膜と、 前記第2の絶縁膜の上および開口部内面に設けられ、前
    記開口部内において前記第1の配線層と接した第2の配
    線層とを具備することを特徴とする半導体装置。
  2. 【請求項2】 前記第1の絶縁膜と前記第1の配線層と
    の間に第3の絶縁膜と第3の配線層とを有することを特
    徴とする請求項1記載の半導体装置。
  3. 【請求項3】 前記第1の配線層は多結晶シリコンから
    なることを特徴とする請求項1記載の半導体装置。
  4. 【請求項4】 前記第1の配線層はシリサイドからなる
    ことを特徴とする請求項1記載の半導体装置。
  5. 【請求項5】 前記第1の配線層は多結晶シリコンとシ
    リサイドとを積層した物からなることを特徴とする請求
    項1記載の半導体装置。
  6. 【請求項6】 前記第2の配線層はチタンと窒化チタン
    とからなるバリアメタル層およびアルミニウム層からな
    ることを特徴とする請求項1記載の半導体装置。
  7. 【請求項7】 前記第2の絶縁膜はPSGまたはBPS
    Gからなることを特徴とする請求項1記載の半導体装
    置。
JP4165590A 1992-06-24 1992-06-24 半導体装置 Pending JPH065653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4165590A JPH065653A (ja) 1992-06-24 1992-06-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4165590A JPH065653A (ja) 1992-06-24 1992-06-24 半導体装置

Publications (1)

Publication Number Publication Date
JPH065653A true JPH065653A (ja) 1994-01-14

Family

ID=15815248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4165590A Pending JPH065653A (ja) 1992-06-24 1992-06-24 半導体装置

Country Status (1)

Country Link
JP (1) JPH065653A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
CN109300913A (zh) * 2018-09-27 2019-02-01 厦门天马微电子有限公司 阵列基板和显示面板
JP2021150587A (ja) * 2020-03-23 2021-09-27 三菱電機株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723628B2 (en) 2000-03-27 2004-04-20 Seiko Epson Corporation Method for forming bonding pad structures in semiconductor devices
US6812123B2 (en) 2000-03-27 2004-11-02 Seiko Epson Corporation Semiconductor devices and methods for manufacturing the same
CN109300913A (zh) * 2018-09-27 2019-02-01 厦门天马微电子有限公司 阵列基板和显示面板
CN109300913B (zh) * 2018-09-27 2020-11-27 厦门天马微电子有限公司 阵列基板和显示面板
JP2021150587A (ja) * 2020-03-23 2021-09-27 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US5834365A (en) Method of forming a bonding pad
JP2596331B2 (ja) 半導体装置およびその製造方法
JP4979154B2 (ja) 半導体装置
US6897570B2 (en) Semiconductor device and method of manufacturing same
JP3727818B2 (ja) 半導体装置の配線構造及びその形成方法
JPH0546973B2 (ja)
JP2003031575A (ja) 半導体装置及びその製造方法
JP2581666B2 (ja) 配線構造体の製造方法
JPH065653A (ja) 半導体装置
JP3320644B2 (ja) 半導体装置
JP3211749B2 (ja) 半導体装置のボンディングパッド及びその製造方法
JP2004247522A (ja) 半導体装置及びその製造方法
JPH06314722A (ja) 半導体装置
US6479375B2 (en) Method of forming a semiconductor device having a non-peeling electrode pad portion
JPH05226405A (ja) 半導体装置
JPH1092811A5 (ja)
KR100497193B1 (ko) 반도체 소자의 본딩 패드와 이의 형성 방법
JPH08203952A (ja) 半導体装置
JPH0691126B2 (ja) 半導体装置
JPH04196486A (ja) 半導体装置
JP2694252B2 (ja) 半導体装置
JPH05175196A (ja) 半導体装置の配線構造
JP2705294B2 (ja) 半導体装置
JPH0567686A (ja) 半導体装置配線
JP2764934B2 (ja) 半導体装置