JPH0657019B2 - タイミング引込み方法 - Google Patents
タイミング引込み方法Info
- Publication number
- JPH0657019B2 JPH0657019B2 JP58184003A JP18400383A JPH0657019B2 JP H0657019 B2 JPH0657019 B2 JP H0657019B2 JP 58184003 A JP58184003 A JP 58184003A JP 18400383 A JP18400383 A JP 18400383A JP H0657019 B2 JPH0657019 B2 JP H0657019B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- circuit
- phase
- sampling
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はモデムにおけるタイミング引込み方法に係り、
特にそのタイミング引込みを高速かつ安定にしたもので
ある。
特にそのタイミング引込みを高速かつ安定にしたもので
ある。
モデムにおいて受信信号からデータを抽出する場合、送
信信号からデータを識別するためにあるタイミングでサ
ンプリングしなければならない。そしてこのサンプリン
グ用のクロックを作る必要があるが、受信側では回線の
影響等によりタイミングは若干ぶれる。したがって受信
ではこのずれたクロックにあわせてクロックを同期させ
ることが必要になる。例えば、第１図に示す如き信号点
を有する９６００ビット／秒の伝送回路では±１００Ｐ
ＰＭ程度ずれるので、これにあわせてクロックを同期さ
せることが必要となる。
信信号からデータを識別するためにあるタイミングでサ
ンプリングしなければならない。そしてこのサンプリン
グ用のクロックを作る必要があるが、受信側では回線の
影響等によりタイミングは若干ぶれる。したがって受信
ではこのずれたクロックにあわせてクロックを同期させ
ることが必要になる。例えば、第１図に示す如き信号点
を有する９６００ビット／秒の伝送回路では±１００Ｐ
ＰＭ程度ずれるので、これにあわせてクロックを同期さ
せることが必要となる。
このために、従来では第２図に示す如く、初期状態では
入力信号をＡ／Ｄ変換回路１でサンプリングして、タイ
ミング波形抽出回路２でタイミング波形を抽出し、その
ピーク値を一定にするための正規化回路３に入力し、振
幅を一定にしたのちこれを位相補正回路４に入力し、最
適タイミング位相にするための波形の位相補正を行う。
そしてこの出力はタイミング位相引込回路５に入力され
て入力波形の１シンボル間の２サンプルをとり、２サン
プルのアークタンジェントをとることにより２サンプル
のうちどちらか一方を強制的に０°にするような遅延時
間の情報をディジタルＰＬＬ回路６に入力する。このデ
ィジタルＰＬＬ回路６は遅延時間情報により位相ジャン
プを行い最適なタイミング位相に合わせることができ
る。
入力信号をＡ／Ｄ変換回路１でサンプリングして、タイ
ミング波形抽出回路２でタイミング波形を抽出し、その
ピーク値を一定にするための正規化回路３に入力し、振
幅を一定にしたのちこれを位相補正回路４に入力し、最
適タイミング位相にするための波形の位相補正を行う。
そしてこの出力はタイミング位相引込回路５に入力され
て入力波形の１シンボル間の２サンプルをとり、２サン
プルのアークタンジェントをとることにより２サンプル
のうちどちらか一方を強制的に０°にするような遅延時
間の情報をディジタルＰＬＬ回路６に入力する。このデ
ィジタルＰＬＬ回路６は遅延時間情報により位相ジャン
プを行い最適なタイミング位相に合わせることができ
る。
ここで、タイミング波形抽出回路２の詳細は、第３図で
示される。
示される。
ライン入力信号のサンプリング信号は第１復調器７およ
び第２復調器８において、同一の周波数で位相が９０°
異なる搬送波を乗算することによりシンボルレートの１
／２の成分の出力を得る。この例では９６００ｂｉｔ／
ｓのモデムの場合であるから、２４００ＨＺのシンボル
レートであり、１シンボルあたり４ビットのデータが伝
送される。受信側では第１復調器７および第２復調器８
から復調出力された１２００ＨＺを含む成分が１２００
ＨＺのバンドパスフィルタ９、１０により１２００ＨＺ
が出力され、乗算器１１、１２により構成される２乗回
路により２４００ＨＺの成分が出力される。そしてこれ
らが加算器１３で加算してタイミング成分が位相に関係
なく出力される。これを２４００ＨＺのハイパス・フィ
ルタ１４にて直流分をカットし、第４図に示す２４００
ＨＺのバンドパス・フィルタ１５により２４００ＨＺの
交流波形が得られる。そしてこれを正規化回路３に入力
して一定の大きさの振幅に揃える。これを９０°遅延さ
せる遅延回路１６、乗算器１７、１８および加算器１９
で構成される位相補正回路４によりαだけ位相補正され
て、最適タイミング位相の出力ｃｏｓ（ωｔ＋α）が得
られる。
び第２復調器８において、同一の周波数で位相が９０°
異なる搬送波を乗算することによりシンボルレートの１
／２の成分の出力を得る。この例では９６００ｂｉｔ／
ｓのモデムの場合であるから、２４００ＨＺのシンボル
レートであり、１シンボルあたり４ビットのデータが伝
送される。受信側では第１復調器７および第２復調器８
から復調出力された１２００ＨＺを含む成分が１２００
ＨＺのバンドパスフィルタ９、１０により１２００ＨＺ
が出力され、乗算器１１、１２により構成される２乗回
路により２４００ＨＺの成分が出力される。そしてこれ
らが加算器１３で加算してタイミング成分が位相に関係
なく出力される。これを２４００ＨＺのハイパス・フィ
ルタ１４にて直流分をカットし、第４図に示す２４００
ＨＺのバンドパス・フィルタ１５により２４００ＨＺの
交流波形が得られる。そしてこれを正規化回路３に入力
して一定の大きさの振幅に揃える。これを９０°遅延さ
せる遅延回路１６、乗算器１７、１８および加算器１９
で構成される位相補正回路４によりαだけ位相補正され
て、最適タイミング位相の出力ｃｏｓ（ωｔ＋α）が得
られる。
この位相補正された出力は、タイミング位相引込回路５
に入力されるが、ここで第５図（ロ）に示す如く、２４
００ＨＺの入力波形の１シンボル間の９６００ＨＺのサ
ンプリング点Ｓ1〜Ｓ4のうちの連続する２点、例えばＳ
1、Ｓ2をとりこの２サンプルの をとり、そのサンプリング点のどちらか一方（第５図の
例ではＳ2）を強制的に０°にするような遅延時間の情
報をディジタルＰＬＬ回路６に入力する。これにより第
５図（ニ）に示す如く、ボーレートＢ1、Ｂ2のうちＢ2
がこの分だけ遅延されてＢ′2となり、ディジタルＰＬ
Ｌ回路６はこの遅延時間情報により位相ジャンプし、同
（ハ）に示すサンプリング点Ｓ2がゼロクロスされる２
４００ＨＺの信号がディジタルＰＬＬ回路６より得られ
る。
に入力されるが、ここで第５図（ロ）に示す如く、２４
００ＨＺの入力波形の１シンボル間の９６００ＨＺのサ
ンプリング点Ｓ1〜Ｓ4のうちの連続する２点、例えばＳ
1、Ｓ2をとりこの２サンプルの をとり、そのサンプリング点のどちらか一方（第５図の
例ではＳ2）を強制的に０°にするような遅延時間の情
報をディジタルＰＬＬ回路６に入力する。これにより第
５図（ニ）に示す如く、ボーレートＢ1、Ｂ2のうちＢ2
がこの分だけ遅延されてＢ′2となり、ディジタルＰＬ
Ｌ回路６はこの遅延時間情報により位相ジャンプし、同
（ハ）に示すサンプリング点Ｓ2がゼロクロスされる２
４００ＨＺの信号がディジタルＰＬＬ回路６より得られ
る。
このようにして強制的に０°に合わせた１シンボル中の
１サンプリング点、例えばゼロクロスしたサンプリング
点Ｓ2を監視する。このときライン入力信号に全くずれ
がなければそのサンプリング点の出力は零のはずであ
り、また小さく振動しているならばプラスとマイナスが
交互に表れる。しかし何シンボルか連続して＋または−
の方向に出力があれば、これは周波数ずれが存在してい
ることを意味している。それ故、このような場合には、
キャプチャーレンジを切換えて、ディジタルＰＬＬ回路
６を構成しているクロックを抜くか、または挿入してタ
イミングの周波数を合わせることになる。
１サンプリング点、例えばゼロクロスしたサンプリング
点Ｓ2を監視する。このときライン入力信号に全くずれ
がなければそのサンプリング点の出力は零のはずであ
り、また小さく振動しているならばプラスとマイナスが
交互に表れる。しかし何シンボルか連続して＋または−
の方向に出力があれば、これは周波数ずれが存在してい
ることを意味している。それ故、このような場合には、
キャプチャーレンジを切換えて、ディジタルＰＬＬ回路
６を構成しているクロックを抜くか、または挿入してタ
イミングの周波数を合わせることになる。
しかしながらこのような方法では、位相合わせした時点
では、まだ周波数同期ができていないために、位相同期
後逐次的に周波数同期を行うために引込みが遅い。また
定常状態においても前記特定サンプリング点の位相の符
号のみを監視しているので、雑音などにより一瞬符号が
反転した場合に判定を誤るなど不安定な動作が行われる
欠点があった。
では、まだ周波数同期ができていないために、位相同期
後逐次的に周波数同期を行うために引込みが遅い。また
定常状態においても前記特定サンプリング点の位相の符
号のみを監視しているので、雑音などにより一瞬符号が
反転した場合に判定を誤るなど不安定な動作が行われる
欠点があった。
本発明の目的は、このような欠点を改善するため符号の
みで監視せずに誤差を量で監視して、誤差量に比例した
補正をかけるようにしたタイミング引込み方法を提供す
ることである。
みで監視せずに誤差を量で監視して、誤差量に比例した
補正をかけるようにしたタイミング引込み方法を提供す
ることである。
この目的を達成するために、本発明のタイミング引込み
方法では、受信信号再生の為のタイミング信号を作成す
るＰＬＬクロックパルス制御回路を有し、該ＰＬＬクロ
ックパルス制御回路の発生するサンプリングタイミング
を受信信号に同期せしめるタイミング引込み方法におい
て、受信信号より受信タイミング信号を抽出し、抽出さ
れた受信タイミング信号と、サンプリングタイミングと
の位相の変動誤差量を抽出して積分し、該ＰＬＬクロッ
クパルス制御回路はこの積分した値に基づきＰＬＬクロ
ックパルス制御回路が発生するサンプリングタイミング
信号の位相を補正することを特徴とする。
方法では、受信信号再生の為のタイミング信号を作成す
るＰＬＬクロックパルス制御回路を有し、該ＰＬＬクロ
ックパルス制御回路の発生するサンプリングタイミング
を受信信号に同期せしめるタイミング引込み方法におい
て、受信信号より受信タイミング信号を抽出し、抽出さ
れた受信タイミング信号と、サンプリングタイミングと
の位相の変動誤差量を抽出して積分し、該ＰＬＬクロッ
クパルス制御回路はこの積分した値に基づきＰＬＬクロ
ックパルス制御回路が発生するサンプリングタイミング
信号の位相を補正することを特徴とする。
本発明の一実施例を第６図、第７図にもとづき説明す
る。
る。
第６図は本発明の一実施例構成図、図７図はその動作説
明図である。
明図である。
第６図において、２０はタイミング用ＡＧＣ回路であっ
て、第２図の正規化回路３に対応するものであり、タイ
ミング波形抽出回路から出力された信号の振幅をその最
大幅のものに統一するものである。
て、第２図の正規化回路３に対応するものであり、タイ
ミング波形抽出回路から出力された信号の振幅をその最
大幅のものに統一するものである。
ＰＬＬ用クロックパルス制御回路２９は、ＰＬＬ（第２
図のディジタルＰＬＬ）のキャプチャーレンジを最初に
どこに設定するのかをジャンプ可能に制御するものであ
り、後述するようにモデムのトレーニング信号における
Ａ、Ｂパターンを利用してキャプチャーレンジをジャン
プ調整し、周波数同期を早急に行うものである。
図のディジタルＰＬＬ）のキャプチャーレンジを最初に
どこに設定するのかをジャンプ可能に制御するものであ
り、後述するようにモデムのトレーニング信号における
Ａ、Ｂパターンを利用してキャプチャーレンジをジャン
プ調整し、周波数同期を早急に行うものである。
シンボルレート／サンプリングレート補正回路３０は、
シンボルレートやサンプリングレートが変更されたとき
の補正を行うのみならず、キャプチャーレンジを１クロ
ック分調整して位相合わせを行うものである。サンプリ
ングレートはシンボルレートを基準にして作成する。
シンボルレートやサンプリングレートが変更されたとき
の補正を行うのみならず、キャプチャーレンジを１クロ
ック分調整して位相合わせを行うものである。サンプリ
ングレートはシンボルレートを基準にして作成する。
次に本発明の動作について、９６００ｂｐｓモデムの場
合について説明する。この場合２４００シンボル／Ｓ、
サンプリング周波数９６００ＨＺである。
合について説明する。この場合２４００シンボル／Ｓ、
サンプリング周波数９６００ＨＺである。
まず第６図において、遅延回路２４、乗算器２５、２
６、加算器２７、遅延回路２８のラインについて説明す
る。
６、加算器２７、遅延回路２８のラインについて説明す
る。
第４図の位相補正回路４について前記詳述したと同様に
して、遅延回路２１、乗算器２２、２３により最適タイ
ミング位相αの位相補正出力が得られる。この位相補正
出力は遅延回路２４、乗算器２５に入力される。このと
き遅延回路２４は１シンボル（２４００ＨＺ）分だけ遅
延している。したがってこの遅延回路２４と乗算器２５
により構成される回路は次のような動作を行う。
して、遅延回路２１、乗算器２２、２３により最適タイ
ミング位相αの位相補正出力が得られる。この位相補正
出力は遅延回路２４、乗算器２５に入力される。このと
き遅延回路２４は１シンボル（２４００ＨＺ）分だけ遅
延している。したがってこの遅延回路２４と乗算器２５
により構成される回路は次のような動作を行う。
第７図（イ）において、２４００ＨＺの正弦波が９６０
０ＨＺのサンプリング点Ｓ1、Ｓ2・・・でサンプリング
されているとき、Ｓ1とＳ5とは１サイクル遅れている。
したがってこのとき周波数にぶれがなければこの１サイ
クル前後の複素共役数は零であるがθ′だけぶれがあれ
ば、 e-j θ・ej( θ＋θ′ )＝ej θ′ となって誤差分ej θ′が出力される。このぶれが乗算器
２５より出力され、この虚数部が乗算器２６にて係数β
が乗算される。
０ＨＺのサンプリング点Ｓ1、Ｓ2・・・でサンプリング
されているとき、Ｓ1とＳ5とは１サイクル遅れている。
したがってこのとき周波数にぶれがなければこの１サイ
クル前後の複素共役数は零であるがθ′だけぶれがあれ
ば、 e-j θ・ej( θ＋θ′ )＝ej θ′ となって誤差分ej θ′が出力される。このぶれが乗算器
２５より出力され、この虚数部が乗算器２６にて係数β
が乗算される。
このぶれの状態が継続されれば、加算器２７と遅延回路
２８により構成される積分回路により誤差量が求められ
ることになる。したがって、この誤差量によりＰＬＬ用
クロックパルス制御回路２９を制御し、ＰＬＬのキャプ
チャーレンジを場合によってはジャンプして調整し、周
波数のぶれを直ちに補正する。すなわち、上記の如くし
て抽出したタイミング成分の周波数をｃとし、基準ク
ロックをの周波数をＲとすると、 となり、ｆｃの周波数が基準周波数よりどれだけ速い
か、遅いかわかる。
２８により構成される積分回路により誤差量が求められ
ることになる。したがって、この誤差量によりＰＬＬ用
クロックパルス制御回路２９を制御し、ＰＬＬのキャプ
チャーレンジを場合によってはジャンプして調整し、周
波数のぶれを直ちに補正する。すなわち、上記の如くし
て抽出したタイミング成分の周波数をｃとし、基準ク
ロックをの周波数をＲとすると、 となり、ｆｃの周波数が基準周波数よりどれだけ速い
か、遅いかわかる。
次に、アークタンジェント計算回路３７のルートについ
て説明する。
て説明する。
このアークタンジェント計算回路３７には、位相補正回
路の乗算器２２よりリアル成分Ｒが伝達され、乗算器２
３よりイマージ成分Ｉｍが伝達されている。このときの
サンプリング点がＳ1のとき 上式により位相角θ０が求められる。これを連続した２
つのサンプリング点について求め、これらのデータよ
り、遅延時間計算回路３６によりサンプリング点Ｓ1ま
たはＳ2のいずれか一方を零クロス点とするために必要
な遅延時間が求められる。したがってこの遅延時間によ
り、シンボルレート／サンプリングレート補正回路３０
を制御して最初の位相合せを行うことができる。
路の乗算器２２よりリアル成分Ｒが伝達され、乗算器２
３よりイマージ成分Ｉｍが伝達されている。このときの
サンプリング点がＳ1のとき 上式により位相角θ０が求められる。これを連続した２
つのサンプリング点について求め、これらのデータよ
り、遅延時間計算回路３６によりサンプリング点Ｓ1ま
たはＳ2のいずれか一方を零クロス点とするために必要
な遅延時間が求められる。したがってこの遅延時間によ
り、シンボルレート／サンプリングレート補正回路３０
を制御して最初の位相合せを行うことができる。
また、乗算器３１、加算器３２、遅延回路３３、乗算器
３４によりローパスフィルタが構成される。このローパ
スフィルタは１シンボル前後のサンプリング点の状態を
比較するものであり、乗算器３１、３４では適当な制御
係数α′、β′が乗算される。なお乗算器３１には遅延
回路３８よりイマージＩｍが入力される。このローパス
フィルタにより、例えば零クロス点におけるサンプリン
グ点の周波数引込み状態を検出する。もし引込みが行わ
れていなければ零クロス点付近のサンプリング点は正ま
たは負のいずれかをとるが、引込んでおればわずかなぶ
れに応じて正、負がかわるがわる生ずることになるが、
この変化分をローパスフィルタで排除する。したがって
このローパスフィルタＬＰＦは、トレーニング信号の
Ｃ、Ｄパターンまたはデータ領域において、制御機能を
有するものである。
３４によりローパスフィルタが構成される。このローパ
スフィルタは１シンボル前後のサンプリング点の状態を
比較するものであり、乗算器３１、３４では適当な制御
係数α′、β′が乗算される。なお乗算器３１には遅延
回路３８よりイマージＩｍが入力される。このローパス
フィルタにより、例えば零クロス点におけるサンプリン
グ点の周波数引込み状態を検出する。もし引込みが行わ
れていなければ零クロス点付近のサンプリング点は正ま
たは負のいずれかをとるが、引込んでおればわずかなぶ
れに応じて正、負がかわるがわる生ずることになるが、
この変化分をローパスフィルタで排除する。したがって
このローパスフィルタＬＰＦは、トレーニング信号の
Ｃ、Ｄパターンまたはデータ領域において、制御機能を
有するものである。
本発明ではまず初期状態において受信信号より２４００
ＨＺのタイミング波形を抽出し、次にタイミング用ＡＧ
Ｃ回路２０によりピーク値が一定レベルにされたあと、
位相補正回路において２つに分岐される。一方はそのま
ま、他方はサンプリング周期だけ遅延されるので、２４
００ＨＺのトーンで位相が９０°ずれたものとなる。そ
して一方をリアルＲ、他方をイマージＩｍとし、次にタ
イミングが引込んだとき最適位相となるような係数ｃｏ
ｓα、ｓｉｎαを乗算し、これを加算して遅延回路２４
および乗算器２５に送出する。これにより周波数の誤差
量を算出し、この誤差量に制御係数βを乗算後これを加
算器２７および遅延回路２８により構成される積分回路
で積分する。このようにして得られた周波数のオフセッ
ト分の積分値をＰＬＬ用クロックパルス制御回路２９に
伝達してＰＬＬのキャプチャーレンジを大幅に制御し、
周波数の一致を行う。この動作はトレーニング信号のう
ちＡ、Ｂパターンを利用して行われる。
ＨＺのタイミング波形を抽出し、次にタイミング用ＡＧ
Ｃ回路２０によりピーク値が一定レベルにされたあと、
位相補正回路において２つに分岐される。一方はそのま
ま、他方はサンプリング周期だけ遅延されるので、２４
００ＨＺのトーンで位相が９０°ずれたものとなる。そ
して一方をリアルＲ、他方をイマージＩｍとし、次にタ
イミングが引込んだとき最適位相となるような係数ｃｏ
ｓα、ｓｉｎαを乗算し、これを加算して遅延回路２４
および乗算器２５に送出する。これにより周波数の誤差
量を算出し、この誤差量に制御係数βを乗算後これを加
算器２７および遅延回路２８により構成される積分回路
で積分する。このようにして得られた周波数のオフセッ
ト分の積分値をＰＬＬ用クロックパルス制御回路２９に
伝達してＰＬＬのキャプチャーレンジを大幅に制御し、
周波数の一致を行う。この動作はトレーニング信号のう
ちＡ、Ｂパターンを利用して行われる。
前記位相回路の乗算器２２、２３の和から得られるリア
ル成分Ｒと遅延回路３８から得られるイマージ成分Ｉｍ
から１シンボル中の４サンプルのうち１つのサンプリン
グ点を取出してこのときの を算出し、これからこのサンプリング点が零クロス点に
なるような遅延時間を算出し、シンボルレートを延ば
し、位相ジャンプさせて位相を合わせる。
ル成分Ｒと遅延回路３８から得られるイマージ成分Ｉｍ
から１シンボル中の４サンプルのうち１つのサンプリン
グ点を取出してこのときの を算出し、これからこのサンプリング点が零クロス点に
なるような遅延時間を算出し、シンボルレートを延ば
し、位相ジャンプさせて位相を合わせる。
このようにして位相が合い、また周波数引き込みが行わ
れたあとは、位相補正回路の０°に合わせた１シンボル
中のサンプリング点の、例えばイマージ成分を取出して
ローパスフィルタＬＰＦに入力する。このローパスフィ
ルタＬＰＦの出力は位相が合っているときは零となり、
受信タイミングが再生タイミングより遅れている場合は
プラスの値となり、逆に受信タイミングが再生タイミン
グよりも進んでいる場合はマイナスの値になる。ＰＬＬ
用クロックパルス制御回路２９ではこのローパスフィル
タＬＰＦの符号、大きさによりディジタルＰＬＬのクロ
ックパルス挿入あるいは除去するパルス数を算出し、シ
ンボルレートを補正する。
れたあとは、位相補正回路の０°に合わせた１シンボル
中のサンプリング点の、例えばイマージ成分を取出して
ローパスフィルタＬＰＦに入力する。このローパスフィ
ルタＬＰＦの出力は位相が合っているときは零となり、
受信タイミングが再生タイミングより遅れている場合は
プラスの値となり、逆に受信タイミングが再生タイミン
グよりも進んでいる場合はマイナスの値になる。ＰＬＬ
用クロックパルス制御回路２９ではこのローパスフィル
タＬＰＦの符号、大きさによりディジタルＰＬＬのクロ
ックパルス挿入あるいは除去するパルス数を算出し、シ
ンボルレートを補正する。
なお前記タイミング用ＡＧＣ回路２０として、そのダイ
ナミックレンヂはある適当なものに設定し、あるレベル
以上のもののみをピーク値一定にし、あるレベル以下の
ものは小さいレベルにすれば、ノイズに影響され易い小
さいレベルのタイミング成分のフィードバック量は小さ
くなり、本発明のタイミング引込みをより安定なものと
することができる。
ナミックレンヂはある適当なものに設定し、あるレベル
以上のもののみをピーク値一定にし、あるレベル以下の
ものは小さいレベルにすれば、ノイズに影響され易い小
さいレベルのタイミング成分のフィードバック量は小さ
くなり、本発明のタイミング引込みをより安定なものと
することができる。
なお前記説明は９６００ｂｐｓのモデムの例について説
明したが、本発明は勿論これのみに限定されるものでは
ない。
明したが、本発明は勿論これのみに限定されるものでは
ない。
本発明によれば、周波数のオフセットを符号のみでなく
誤差量で監視し、これに比例した補正ができるので引込
みを早く行うことができる。
誤差量で監視し、これに比例した補正ができるので引込
みを早く行うことができる。
第１図は信号点の説明図、第２図は従来のタイミング引
込み方式、第３図はタイミング波形抽出回路の詳細図、
第４図は位相補正回路の詳細図、第５図は引込み動作説
明図、第６図は本発明の一実施例構成図、第７図はその
動作説明図である。 図中、１はＡ／Ｄ変換回路、２はタイミング波形抽出回
路、３は正規化回路、４は位相補正回路、５はタイミン
グ位相引込回路、６はディジタルＰＬＬ、２９はＰＬＬ
用クロックパルス制御回路、３０はシンボルレート／サ
ンプリングレート補正回路、３６は遅延時間計算回路、
３７はアークタンジェント計算回路を示す。
込み方式、第３図はタイミング波形抽出回路の詳細図、
第４図は位相補正回路の詳細図、第５図は引込み動作説
明図、第６図は本発明の一実施例構成図、第７図はその
動作説明図である。 図中、１はＡ／Ｄ変換回路、２はタイミング波形抽出回
路、３は正規化回路、４は位相補正回路、５はタイミン
グ位相引込回路、６はディジタルＰＬＬ、２９はＰＬＬ
用クロックパルス制御回路、３０はシンボルレート／サ
ンプリングレート補正回路、３６は遅延時間計算回路、
３７はアークタンジェント計算回路を示す。
Claims (1)
- 【請求項１】受信信号再生の為のタイミング信号を作成
するＰＬＬクロックパルス制御回路を有し、該ＰＬＬク
ロックパルス制御回路の発生するサンプリングタイミン
グを受信信号に同期せしめるタイミング引込み方法にお
いて、 受信信号より受信タイミング信号を抽出し、抽出された
受信タイミング信号と、サンプリングタイミングとの位
相の変動誤差量を抽出して積分し、該ＰＬＬクロックパ
ルス制御回路はこの積分した値に基づきＰＬＬクロック
パルス制御回路が発生するサンプリングタイミング信号
の位相を補正することを特徴とするタイミング引込み方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184003A JPH0657019B2 (ja) | 1983-09-30 | 1983-09-30 | タイミング引込み方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58184003A JPH0657019B2 (ja) | 1983-09-30 | 1983-09-30 | タイミング引込み方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075155A JPS6075155A (ja) | 1985-04-27 |
| JPH0657019B2 true JPH0657019B2 (ja) | 1994-07-27 |
Family
ID=16145617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58184003A Expired - Fee Related JPH0657019B2 (ja) | 1983-09-30 | 1983-09-30 | タイミング引込み方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0657019B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0683282B2 (ja) * | 1985-11-06 | 1994-10-19 | 富士通株式会社 | タイミング同期装置 |
| JPS62139422A (ja) * | 1985-12-13 | 1987-06-23 | Hitachi Denshi Ltd | 位相同期方式 |
| JPH0789626B2 (ja) * | 1986-03-19 | 1995-09-27 | 富士通株式会社 | タイミング再生回路 |
| JPS63156460A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | タイミング抽出方式 |
| US4966393A (en) * | 1988-02-08 | 1990-10-30 | Nippon Seiko Kabushiki Kaisha | Buckle stalk for seat belt system |
| JP2555140B2 (ja) * | 1988-04-05 | 1996-11-20 | 株式会社日立製作所 | サンプリング位相制御装置 |
| JPH02158245A (ja) * | 1988-12-09 | 1990-06-18 | Matsushita Electric Ind Co Ltd | Ｇｍｓｋ復調器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890856A (ja) * | 1981-11-26 | 1983-05-30 | Toshiba Corp | サンプリング位相同期回路 |
-
1983
- 1983-09-30 JP JP58184003A patent/JPH0657019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075155A (ja) | 1985-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0173569B1 (en) | Receiver unit having synchronous pull-in circuit | |
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| US5608764A (en) | OFDM synchronization demodulation circuit | |
| JPH02219339A (ja) | 同期復調器 | |
| JP2883866B2 (ja) | Ｏｆｄｍ復調装置 | |
| EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
| EP0763919A2 (en) | QPSK demodulator with frequency and phase tracking | |
| JP2001094531A (ja) | Ｏｆｄｍ信号におけるシンボル境界を表す同期パルスを生成する方法およびｏｆｄｍ信号の受信方法 | |
| JPS60154758A (ja) | Ｐｓｋ復調装置 | |
| EP1689112A3 (en) | A quadrature demodulator employing timing recovery interpolator | |
| JPS6075155A (ja) | タイミング引込み方式 | |
| JP3064867B2 (ja) | データ受信装置 | |
| KR100725486B1 (ko) | 통신기기용 타이밍 동기 검출 장치와 방법 및 이를 적용한 통신기기 | |
| JP2721455B2 (ja) | データ伝送装置のタイミング生成方法 | |
| US7587003B2 (en) | Method and device for carrier-frequency synchronization of a vestigial-sideband-modulated signal | |
| JPH08223235A (ja) | 通信装置 | |
| GB2213663A (en) | Data demodulator carrier phase locking | |
| KR19980077667A (ko) | 심볼 타이밍 복구장치 | |
| JP2002344413A (ja) | 直交周波数分割多重信号受信装置及び直交周波数分割多重信号受信方法 | |
| JPH06268702A (ja) | Ｐｓｋ復調方式 | |
| JP2553643B2 (ja) | キャリア同期装置 | |
| KR100191307B1 (ko) | 디지털심볼타이밍복구장치 | |
| JPH0683282B2 (ja) | タイミング同期装置 | |
| JPH0535616B2 (ja) | ||
| KR100201281B1 (ko) | 팩시밀리 모뎀에서의 클럭 복구방법 및 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |