JPH065786A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065786A JPH065786A JP4187492A JP18749292A JPH065786A JP H065786 A JPH065786 A JP H065786A JP 4187492 A JP4187492 A JP 4187492A JP 18749292 A JP18749292 A JP 18749292A JP H065786 A JPH065786 A JP H065786A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- resistor
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコンで形成される抵抗の側壁部分
の段差を緩和し、かつ高温による熱処理を不要にした半
導体装置の製造方法を得る。 【構成】 半導体基板１上に第１の絶縁膜２を形成し、
かつこの上に第１の絶縁膜２とエッチング選択性のある
第２の絶縁膜３を形成する工程と、抵抗を形成する部分
の第２の絶縁膜３を選択的にエッチング除去する工程
と、全面に多結晶シリコン膜４を形成し、これに不純物
を導入して所要の導電性を持たせる工程と、抵抗を形成
する部分の多結晶シリコン膜上にマスク５を形成し、こ
のマスクを用いて多結晶シリコン膜４を選択的にエッチ
ング除去する工程とを含み、エッチングで残された多結
晶シリコン膜４を抵抗１０として構成する。
の段差を緩和し、かつ高温による熱処理を不要にした半
導体装置の製造方法を得る。 【構成】 半導体基板１上に第１の絶縁膜２を形成し、
かつこの上に第１の絶縁膜２とエッチング選択性のある
第２の絶縁膜３を形成する工程と、抵抗を形成する部分
の第２の絶縁膜３を選択的にエッチング除去する工程
と、全面に多結晶シリコン膜４を形成し、これに不純物
を導入して所要の導電性を持たせる工程と、抵抗を形成
する部分の多結晶シリコン膜上にマスク５を形成し、こ
のマスクを用いて多結晶シリコン膜４を選択的にエッチ
ング除去する工程とを含み、エッチングで残された多結
晶シリコン膜４を抵抗１０として構成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に多結晶シリコンで形成された抵抗（以下、単
に抵抗と称する）の製造方法に関する。
関し、特に多結晶シリコンで形成された抵抗（以下、単
に抵抗と称する）の製造方法に関する。
【０００２】
【従来の技術】従来のこの種の抵抗の製造方法の一例を
図３に示す。先ず、図３（ａ）のように、シリコン基板
１上に下地絶縁膜２を形成し、全面に多結晶シリコン膜
４を形成する。この多結晶シリコン膜４に、ヒ素やリン
等の不純物をイオン注入を用いてドープした後、図３
（ｂ）のように、フォトリソグラフィを用いて多結晶シ
リコン膜４を選択的にエッチングし、抵抗１０を形成す
る。次いで、図３（ｃ）のように、抵抗１０を保護する
為の保護用絶縁膜６を形成した後、フォトリソグラフィ
を用いて抵抗コンタクトホール７を開口し、最後に抵抗
コンタクトホール７を通して抵抗１０に接続される電極
８を形成する。
図３に示す。先ず、図３（ａ）のように、シリコン基板
１上に下地絶縁膜２を形成し、全面に多結晶シリコン膜
４を形成する。この多結晶シリコン膜４に、ヒ素やリン
等の不純物をイオン注入を用いてドープした後、図３
（ｂ）のように、フォトリソグラフィを用いて多結晶シ
リコン膜４を選択的にエッチングし、抵抗１０を形成す
る。次いで、図３（ｃ）のように、抵抗１０を保護する
為の保護用絶縁膜６を形成した後、フォトリソグラフィ
を用いて抵抗コンタクトホール７を開口し、最後に抵抗
コンタクトホール７を通して抵抗１０に接続される電極
８を形成する。
【０００３】又、他の製造方法を図４に示す。図４
（ａ）のように、シリコン基板１上に下地絶縁膜２を形
成し、かつ多結晶シリコン膜で抵抗１０を形成した後、
図４（ｂ）のように、全面にＳＯＧ（Spin On Glass ）
１１を塗布し、 900℃前後で熱処理した後、多結晶シリ
コンの抵抗１０の表面が露出するまでＳＯＧ１１をエッ
チングバックする。これにより、ＳＯＧ１１は抵抗１０
の側壁部分のみに残され、抵抗１０のこの部分の段差を
緩和する。次いで、図４（ｃ）のように、全面に保護用
絶縁膜６を形成し、かつ抵抗コンタクトホール７及び電
極８を形成する。
（ａ）のように、シリコン基板１上に下地絶縁膜２を形
成し、かつ多結晶シリコン膜で抵抗１０を形成した後、
図４（ｂ）のように、全面にＳＯＧ（Spin On Glass ）
１１を塗布し、 900℃前後で熱処理した後、多結晶シリ
コンの抵抗１０の表面が露出するまでＳＯＧ１１をエッ
チングバックする。これにより、ＳＯＧ１１は抵抗１０
の側壁部分のみに残され、抵抗１０のこの部分の段差を
緩和する。次いで、図４（ｃ）のように、全面に保護用
絶縁膜６を形成し、かつ抵抗コンタクトホール７及び電
極８を形成する。
【０００４】
【発明が解決しようとする課題】上述した従来の抵抗の
製造方法のうち、図３に示した方法では、抵抗１０を形
成するための多結晶シリコン膜４の膜厚が、保護用絶縁
膜６の膜厚に比べて厚い場合には、抵抗１０の側壁部分
の角度が急峻になる。このため、電極形成工程におい
て、スパッタ法を用いて全面にアルミニウム，金等の金
属膜を形成し、抵抗コンタクトホール上以外の金属膜を
反応性イオンエッチングにより選択的に除去する場合
に、多結晶シリコンの抵抗の側壁部分に金属が残ってし
まい、ショート不良等の原因になるという問題点があっ
た。
製造方法のうち、図３に示した方法では、抵抗１０を形
成するための多結晶シリコン膜４の膜厚が、保護用絶縁
膜６の膜厚に比べて厚い場合には、抵抗１０の側壁部分
の角度が急峻になる。このため、電極形成工程におい
て、スパッタ法を用いて全面にアルミニウム，金等の金
属膜を形成し、抵抗コンタクトホール上以外の金属膜を
反応性イオンエッチングにより選択的に除去する場合
に、多結晶シリコンの抵抗の側壁部分に金属が残ってし
まい、ショート不良等の原因になるという問題点があっ
た。
【０００５】又、図４に示した方法では、ＳＯＧ１１を
抵抗１０の側壁部分に残してその段差を緩和しているた
め、前記したような金属が残るという問題が解消できる
が、ＳＯＧの処理に際しては高温で熱処理を行う必要が
ある為、例えばバイポーラＩＣの場合には、既に形成さ
れているベース拡散層の不純物濃度プロファイルに悪影
響を与え、トランジスタの特性を悪化させるという問題
点があった。本発明の目的は、抵抗の側壁部分の段差を
緩和する一方で高温による熱処理を不要にした半導体装
置の製造方法を提供することにある。
抵抗１０の側壁部分に残してその段差を緩和しているた
め、前記したような金属が残るという問題が解消できる
が、ＳＯＧの処理に際しては高温で熱処理を行う必要が
ある為、例えばバイポーラＩＣの場合には、既に形成さ
れているベース拡散層の不純物濃度プロファイルに悪影
響を与え、トランジスタの特性を悪化させるという問題
点があった。本発明の目的は、抵抗の側壁部分の段差を
緩和する一方で高温による熱処理を不要にした半導体装
置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、半導体基板上
に第１の絶縁膜を形成し、かつこの上に第１の絶縁膜と
エッチング選択性のある第２の絶縁膜を形成する工程
と、抵抗を形成する部分の第２の絶縁膜を選択的にエッ
チング除去する工程と、全面に多結晶シリコン膜を形成
し、これに不純物を導入して所要の導電性を持たせる工
程と、抵抗を形成する部分の多結晶シリコン膜上にマス
クを形成し、このマスクを用いて多結晶シリコン膜を選
択的にエッチング除去する工程とを含む。
に第１の絶縁膜を形成し、かつこの上に第１の絶縁膜と
エッチング選択性のある第２の絶縁膜を形成する工程
と、抵抗を形成する部分の第２の絶縁膜を選択的にエッ
チング除去する工程と、全面に多結晶シリコン膜を形成
し、これに不純物を導入して所要の導電性を持たせる工
程と、抵抗を形成する部分の多結晶シリコン膜上にマス
クを形成し、このマスクを用いて多結晶シリコン膜を選
択的にエッチング除去する工程とを含む。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例を製造工程順に示す断面
図である。先ず、図１（ａ）のように、シリコン基板１
上に下地絶縁膜としての第１の絶縁膜２と、この第１の
絶縁膜とはエッチングの選択性のある第２の絶縁膜３を
形成する。そして、この第２の絶縁膜３に対してフォト
リソグラフィ技術による選択エッチングを行い、多結晶
シリコンの抵抗を形成する部分のみ第２の絶縁膜３をエ
ッチングする。
る。図１は本発明の第１実施例を製造工程順に示す断面
図である。先ず、図１（ａ）のように、シリコン基板１
上に下地絶縁膜としての第１の絶縁膜２と、この第１の
絶縁膜とはエッチングの選択性のある第２の絶縁膜３を
形成する。そして、この第２の絶縁膜３に対してフォト
リソグラフィ技術による選択エッチングを行い、多結晶
シリコンの抵抗を形成する部分のみ第２の絶縁膜３をエ
ッチングする。
【０００８】次に、図１（ｂ）のように、全面に第２の
絶縁膜３と同程度の厚さ（1000Å〜3000Å）の多結晶シ
リコン膜４を成長させ、かつこれにヒ素，リン等の不純
物をイオン注入を用いてドープする。更に、その上にフ
ォトレジスト５を塗布する。そして、前記第２の絶縁膜
３の選択エッチングに用いたマスクを再度利用し、第２
の絶縁膜３をエッチング除去した領域、即ち抵抗を形成
する領域上にフォトレジスト５を選択的に残す。
絶縁膜３と同程度の厚さ（1000Å〜3000Å）の多結晶シ
リコン膜４を成長させ、かつこれにヒ素，リン等の不純
物をイオン注入を用いてドープする。更に、その上にフ
ォトレジスト５を塗布する。そして、前記第２の絶縁膜
３の選択エッチングに用いたマスクを再度利用し、第２
の絶縁膜３をエッチング除去した領域、即ち抵抗を形成
する領域上にフォトレジスト５を選択的に残す。
【０００９】次いで、図１（ｃ）のように、残されたフ
ォトレジスト５をマスクにして第１の絶縁膜２が露出す
るまで多結晶シリコン膜４を等方性エッチングし、抵抗
１０を形成する。その後、フォトレジスト５を除去す
る。これにより、形成された抵抗１０は、等方性エッチ
ングの為にフォトレジスト５の端部付近もサイドエッチ
ングによりエッチングされ、結果として抵抗の断面形状
は第２の絶縁膜３と略同じ平面の膜状に形成される。そ
の後、図１（ｄ）のように、全面に抵抗保護用の絶縁膜
６を形成し、抵抗コンタクトホール７を開口した後、抵
抗コンタクトホール７を通して抵抗１０に接続される電
極８を形成する。
ォトレジスト５をマスクにして第１の絶縁膜２が露出す
るまで多結晶シリコン膜４を等方性エッチングし、抵抗
１０を形成する。その後、フォトレジスト５を除去す
る。これにより、形成された抵抗１０は、等方性エッチ
ングの為にフォトレジスト５の端部付近もサイドエッチ
ングによりエッチングされ、結果として抵抗の断面形状
は第２の絶縁膜３と略同じ平面の膜状に形成される。そ
の後、図１（ｄ）のように、全面に抵抗保護用の絶縁膜
６を形成し、抵抗コンタクトホール７を開口した後、抵
抗コンタクトホール７を通して抵抗１０に接続される電
極８を形成する。
【００１０】したがって、この製造方法によれば、多結
晶シリコン膜４で形成される抵抗１０は第２の絶縁膜３
のエッチングされた領域に形成されるため、その側壁は
同程度の厚さの第２の絶縁膜３でカバーされる。このた
め、抵抗１０の側壁部分における段差は殆ど解消され、
それに起因する抵抗側壁部の金属残りによるショート不
良等を防止できる効果がある。
晶シリコン膜４で形成される抵抗１０は第２の絶縁膜３
のエッチングされた領域に形成されるため、その側壁は
同程度の厚さの第２の絶縁膜３でカバーされる。このた
め、抵抗１０の側壁部分における段差は殆ど解消され、
それに起因する抵抗側壁部の金属残りによるショート不
良等を防止できる効果がある。
【００１１】図２は本発明の第２実施例を製造工程順に
示す断面図である。先ず、図２（ａ）のように、前記第
１実施例と同様にしてシリコン基板１上に第１の絶縁膜
２と第２の絶縁膜３を形成し、かつ抵抗を形成する部分
の第２の絶縁膜３を選択的にエッチングし、多結晶シリ
コンの膜４の形成とイオン注入を行う。次に、図２
（ｂ）のように、第２の絶縁膜３の端部から若干寸法、
ここでは 500〜1000Å程度よりも内側の領域に多結晶シ
リコン膜４をカバーするフォトレジスト５を形成する。
続いて、多結晶シリコン膜４の膜厚の１／３程度を反応
性イオンエッチングにより異方性エッチングする。更
に、図２（ｃ）のように、残りの多結晶シリコン膜４を
等方性エッチングにより除去する。その後、フォトレジ
スト５を除去する。
示す断面図である。先ず、図２（ａ）のように、前記第
１実施例と同様にしてシリコン基板１上に第１の絶縁膜
２と第２の絶縁膜３を形成し、かつ抵抗を形成する部分
の第２の絶縁膜３を選択的にエッチングし、多結晶シリ
コンの膜４の形成とイオン注入を行う。次に、図２
（ｂ）のように、第２の絶縁膜３の端部から若干寸法、
ここでは 500〜1000Å程度よりも内側の領域に多結晶シ
リコン膜４をカバーするフォトレジスト５を形成する。
続いて、多結晶シリコン膜４の膜厚の１／３程度を反応
性イオンエッチングにより異方性エッチングする。更
に、図２（ｃ）のように、残りの多結晶シリコン膜４を
等方性エッチングにより除去する。その後、フォトレジ
スト５を除去する。
【００１２】最後に、図２（ｄ）のように、第１実施例
と同様にして抵抗保護用絶縁膜６及び電極８を形成す
る。この実施例では、第２の絶縁膜３とフォトレジスト
５との距離、或いは多結晶シリコン膜４に対して異方エ
ッチングをする割合を調整することにより、多結晶シリ
コン上に残される突起９による段差をも低減する効果が
ある。
と同様にして抵抗保護用絶縁膜６及び電極８を形成す
る。この実施例では、第２の絶縁膜３とフォトレジスト
５との距離、或いは多結晶シリコン膜４に対して異方エ
ッチングをする割合を調整することにより、多結晶シリ
コン上に残される突起９による段差をも低減する効果が
ある。
【００１３】
【発明の効果】以上説明したように、第１の絶縁膜上に
形成した第２の絶縁膜の抵抗を形成する部分を選択的に
エッチングし、この上に多結晶シリコン膜を成長させた
後、抵抗部分以外の多結晶シリコン膜を選択的にエッチ
ングすることにより、第２の絶縁膜のエッチングされた
部分に残された多結晶シリコン膜を抵抗として構成する
ことができる。これにより、抵抗の側壁部分を第２の絶
縁膜でカバーでき、側壁部分における段差を解消し、こ
れに起因する金属残りによるショート不良等を防止でき
る効果がある。又、高温の工程が不要となるため、トラ
ンジスタの特性が悪化されることもない。
形成した第２の絶縁膜の抵抗を形成する部分を選択的に
エッチングし、この上に多結晶シリコン膜を成長させた
後、抵抗部分以外の多結晶シリコン膜を選択的にエッチ
ングすることにより、第２の絶縁膜のエッチングされた
部分に残された多結晶シリコン膜を抵抗として構成する
ことができる。これにより、抵抗の側壁部分を第２の絶
縁膜でカバーでき、側壁部分における段差を解消し、こ
れに起因する金属残りによるショート不良等を防止でき
る効果がある。又、高温の工程が不要となるため、トラ
ンジスタの特性が悪化されることもない。
【図１】本発明の第１実施例を製造工程順に示す断面図
である。
である。
【図２】本発明の第２実施例を製造工程順に示す断面図
である。
である。
【図３】従来の第１の方法を製造工程順に示す断面図で
ある。
ある。
【図４】従来の第２の方法を製造工程順に示す断面図で
ある。
ある。
１ シリコン基板 ２ 第１の絶縁膜 ３ 第２の絶縁膜 ４ 多結晶シリコン膜 ５ フォトレジスト ６ 保護用絶縁膜 １０ 抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図３】
【図４】
【図１】
【図２】
Claims (1)
- 【請求項１】 多結晶シリコンで形成された抵抗を有す
る半導体装置において、半導体基板上に第１の絶縁膜を
形成し、かつこの上に第１の絶縁膜とエッチング選択性
のある第２の絶縁膜を形成する工程と、抵抗を形成する
部分の第２の絶縁膜を選択的にエッチング除去する工程
と、全面に多結晶シリコン膜を形成し、これに不純物を
導入して所要の導電性を持たせる工程と、抵抗を形成す
る部分の多結晶シリコン膜上にマスクを形成し、このマ
スクを用いて多結晶シリコン膜を選択的にエッチング除
去する工程とを含み、前記第２の絶縁膜がエッチングさ
れた部分に残された多結晶シリコン膜を抵抗として構成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187492A JPH065786A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4187492A JPH065786A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH065786A true JPH065786A (ja) | 1994-01-14 |
Family
ID=16207014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4187492A Pending JPH065786A (ja) | 1992-06-22 | 1992-06-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065786A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270333A (ja) * | 2007-04-17 | 2008-11-06 | Sony Corp | 半導体装置とその製造方法 |
-
1992
- 1992-06-22 JP JP4187492A patent/JPH065786A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008270333A (ja) * | 2007-04-17 | 2008-11-06 | Sony Corp | 半導体装置とその製造方法 |
| US7858484B2 (en) | 2007-04-17 | 2010-12-28 | Sony Corporation | Semiconductor device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727038A (en) | Method of fabricating semiconductor device | |
| US4432132A (en) | Formation of sidewall oxide layers by reactive oxygen ion etching to define submicron features | |
| JPH0412612B2 (ja) | ||
| JP2673109B2 (ja) | 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法 | |
| JPH0817930A (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JPS6152584B2 (ja) | ||
| US4660276A (en) | Method of making a MOS field effect transistor in an integrated circuit | |
| JPS62194673A (ja) | 半導体装置の製造方法 | |
| JP3388590B2 (ja) | ダイオード又はショットキークランプトランジスタを製造する方法 | |
| JP2788275B2 (ja) | 半導体装置の製造方法 | |
| JPH065786A (ja) | 半導体装置の製造方法 | |
| KR20030029993A (ko) | 잔류물 제거시 보조하기 위한 등방성 저항기 보호 식각 | |
| KR930011472B1 (ko) | Mos트랜지스터의 제조방법 | |
| JP3067340B2 (ja) | 半導体装置 | |
| JPH09148568A (ja) | 半導体装置の製造方法 | |
| JP2002198437A (ja) | 半導体装置およびその製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| KR100246777B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0555578A (ja) | 薄膜トランジスタの製造方法 | |
| JP3312541B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3157194B2 (ja) | 半導体装置の製造方法 | |
| JP2901262B2 (ja) | ポリシリコン抵抗素子の製造方法 | |
| JP3316518B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0529346A (ja) | 半導体装置の製造方法 | |
| KR0171988B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |