JPH065883B2 - 信号処理装置 - Google Patents

Description

【発明の詳細な説明】 ［技術分野］ この発明は、信号処理技術さらにはイメージセンサから
出力される信号の処理に適用して特に有効な技術に関
し、例えばファクシミリにおける画像信号の処理装置に
利用して有効な技術に関する。

［背景技術］ ファクシミリにおいては、一般に原稿読取部における光
学系のレンズや光源のムラ等によって、原稿走査方向に
沿ってＣＣＤ等のイメージセンサからの画像信号（アナ
ログビデオ信号）に、第３図（Ａ）に示すようないわゆ
るシェーディング歪が生じてしまう。つまり、イメージ
センサによって白紙の原稿を走査した場合でも、センサ
の画像信号のレベルが原稿の両端部において中央部分よ
りも低下してしまうという現象が生じる。

このシェーディング歪をそのままにして、原稿の読取り
を行なうと、原稿の両端部で感度が低下し、読取りミス
が発生する。

そこで、シェーディング歪による影響をなくすため、第
３図（Ａ）に破線イで示すごとく、画像信号を平坦化し
たり、あるいは同図に鎖線ロで示すごとく、シェーディ
ング歪に合わせてスライスレベル（２値化のためのしき
い値レベル）を補正するなどの方法が提案されている。
なお、シェーディング歪対策に関する発明としては、例
えば特願昭５７−２４４４２号がある。

ところで、イメージセンサより得られる画像信号の欠陥
は、上記シェーディング歪のみでなく、例えばイメージ
センサの傷やセンサに付着したゴミあるいは原稿の汚れ
等により、第３図（Ａ）に符号ｎで示すごとく、白電位
側に雑音が乗ることがある。また、イメージセンサ内部
でのリークや読取り部での漏れ光などにより、黒電位側
に雑音が乗ることもある。

このような雑音を拾ってしまうと、良好な画質が得られ
ないという問題点がある。

［発明の目的］ この発明の目的は、ファクシミリのような信号処理装置
において、画像信号に乗った雑音を除去して良好な画質
を得ることができるような信号処理技術を提供すること
にある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、イメージセンサの傷や付着したゴミ等による
雑音は比較的レベルが小さいことに着目して、画像信号
の白電位側の上限と黒電位側の下限をそれぞれ上記雑音
を隠してしまう程度に圧縮し、この圧縮された電圧を基
準にしてスライスレベル（検出レベル）を決定すること
によって、白電位側の雑音および黒電位側の雑音の影響
を受けない良好な画質が得られるようにするという上記
目的を達成するものである。

［実施例］ 第１図には、本発明をファクシミリにおけるイメージセ
ンサから送られて来る画像信号を処理する信号処理回路
に適用した場合の一実施例が示されている。

図中、鎖線Ｄで囲まれた各回路ブロックは、特に制限さ
れないが、単結晶シリコン基板のような一戸の半導体チ
ップ上において形成される。

信号処理回路Ｄ内にはタイミング発生回路１が設けられ
ており、このタイミング発生回路１からチップ外部へ出
力されるクロック信号ＣＫによって、ＣＣＤ（チャージ
・カップルド・デバイス）のようなイメージセンサ２０
が駆動される。そして、このイメージセンサ２０から出
力されるシリアルな画像信号は、タイミング発生回路１
から出力される上記クロック信号ＣＫに同期したサンプ
リング信号φｓによって駆動されるサンプル・ホールド
回路２に取り込まれる。

サンプル・ホールド回路２に取り込まれた画像信号は、
ピーク値検出回路３や７ビットＡ／Ｄ，Ｄ／Ａ変換回路
４およびレベル検出回路５に供給されるようになってい
る。

このうち、ピーク値検出回路３は、シェーディング歪を
有する画像信号のピーク値を検出し、それをＡ／Ｄ変換
してピーク値レジスタ６に保持させるとともに、ピーク
値レジスタ６に保持されたピーク値をＡ／Ｄ変換してピ
ーク値電圧Ｖｐｋを形成し、上記７ビットＡ／Ｄ，Ｄ／
Ａ変換回路４へ供給する。

７ビットＡ／Ｄ，Ｄ／Ａ変換回路４は、白紙原稿を読み
取ったときの１行分の画像信号ａを逐時Ａ／Ｄ変換し、
デルタ変復調回路８に供給する。

デルタ変復調回路８は、その画像信号ａと初期値レジス
タ７内の初期値との差分を求めて、それをＲＡＭ（ラン
ダム・アクセス・メモリ）１０内に格納する。これによ
って、シェーディング歪に対応した情報がＲＡＭ１０内
に格納される。

７ビットＡ／Ｄ，Ｄ／Ａ変換回路４は、画像伝送時にこ
のＲＡＭ１０内の情報を読み出してデルタ変復調回路８
で復調した信号と上記レジスタ７内の初期値とから、白
電圧側のシェーディング波形すなわちスライスレベルの
最大値Ｖ_ＳＨを再生し、出力する。

レベル検出回路５は、内部に例えば１６個のコンパレー
タを有し、上記７ビットＡ／Ｄ，Ｄ／Ａ変換回路４から
供給される白電位側のシェーディング波形Ｖ_ＳＨと、４
ビットＤ／Ａ変換回路９から供給される黒電位側のシェ
ーディング波形すなわちスライスレベルの最小値Ｖｓ_Ｌ
との電位差を、内部の抵抗ラダーによって分割して１６
段階のスライスレベルを形成し、上記各コンパレータに
供給する。これによって、各スライスレベルはシェーデ
ィング波形に従って変化され、そのとき入力されている
画像信号ａのレベルを検出する。

上記４ビットＤ／Ａ変換回路９は、レベル設定レジスタ
１１の設定値に応じて複数段階のレベルを形成し、出力
するようにされている。しかも、各レベルは、前記７ビ
ットＡ／Ｄ，Ｄ／Ａ変換回路４から供給される白電位側
のシェーディング波形Ｖ_ＳＨに基づいて、これを分割す
ることにより形成されるようになっている。そのため、
４ビットＤ／Ａ変換回路９から上記レベル検出回路５へ
供給されるスライスレベルの最小値Ｖｓ_Ｌは、シェーデ
ィング歪に対応してダイナミックに変化される。

上記レベル設定レジスタ１１は、前記ピーク値レジスタ
６および初期値レジスタ７と同様に、内部バス１７を介
して外部より設定できるようにされている。

ベル検出回路５内の各コンパレータの出力は、並列に出
力されてバイナリ・エンコーダ１２とデマルチプレクサ
１３に供給される。バイナリ・エンコーダ１２に供給さ
れたコンパレータの出力は、ここで４ビットのバイナリ
信号に符号化されて、送信部１５へ供給され、変調され
てから外部の伝送部へ出力される。

デマルチプレクサ１３では、内部バス１７を介して２値
化レジスタ１４に設定された内容に応じて上記レベル検
出回路５から供給される各コンパレータの出力のうち一
つを選択的に送信部１５へ送る。つまり、２値化レジス
タ１４の設定値を変えることによって、任意のスライス
レベルにより２値化された信号を送出することができる
ようにされている。

第２図には、上記実施例における７ビットＡ／Ｄ，Ｄ／
Ａ変換回路４の一部（Ｄ／Ａ変換部）と、レベル検出回
路５および４ビットＤ／Ａ変換回路９の具体的な回路例
が示されている。

すなわち、７ビットＡ／Ｄ，Ｄ／Ａ変換回路４のＤ／Ａ
変換部は、タイミング発生回路１から供給されるアップ
信号φｕｐとダウン信号φｄｏｗｎによって動作される
７ビットのアップダウン・カウンタ４１と、このアップ
ダウン・カウンタ４１の出力をデコードするデコーダ４
２と、このデコーダ４２の出力を選択信号として、抵抗
ラダー４３により形成される１２８段階の電圧のうち一
つを選択してボルテージ・フォロワのようなバッファア
ンプ４５に供給するセレクタ４４とからなる。

上記アップダウン・カウンタ４１は、先ず初期値レジス
タ７に設定された初期値がロードされ、ＲＡＭ１０内に
格納された画像信号の実測値（差分）を復調した信号と
比較しながらこの初期値から実測値の差分だけアップも
しくはダウンされて行くようになっている。

抵抗ラダー４３の両端には、外部から供給される黒電位
を規定するための電圧Ｖ_ＢＬと、前記ピーク値検出回路
３から供給されるピーク電圧Ｖｐｋがそれぞれ印加され
ており、電圧Ｖ_ＢＬと、Ｖｐｋの電位差を抵抗分割する
ことによって１２８段階の電圧を発生するようにされて
いる。そして、デコーダ４２からの選択信号によってセ
レクタ４４が、そのうち一つの電圧を選択してバッファ
アンプ４５に供給する。

これによって、バッファアンプ４５からは、最初に白紙
原稿を読み取った際の画像信号ａに対応する波形（もし
くはピーク値Ｂによって補正された信号波形ｂ）が再生
されたような電圧が、スライスレベルの最大値Ｖ_ＳＨと
して出力される。

第２図の実施例では、このようにして形成された電圧Ｖ
_ＳＨが供給される４ビットＤ／Ａ変換回路９は、抵抗ラ
ダー９１とセレクタ９２およびバッファアンプ９３とに
よって構成されている。

抵抗ラダー９１の両端には、上記７ビットＡ／Ｄ，Ｄ／
Ａ変換回路４から供給される電圧Ｖ_ＳＨと黒電位を規定
する電圧Ｖ_ＢＬが印加され、その電位差を４ビット構成
のレベル設定レジスタ１１に対応して、１６段階に分割
した電位を形成するようにされている。セレクタ９２
は、レベル設定レジスタ１１の設定値を選択信号として
おり、抵抗ラダー９１において形成された１６段階の電
圧のうちレジスタ１１の設定値に応じた１つの電圧をバ
ッファアンプ９３に供給する。

これによって、バッファアンプ９３からは、シェーディ
ング波形に従った波形の電圧が出力され、これがスライ
スレベルの最小値Ｖｓ_Ｌとしてレベル検出回路５に供給
されている。

上記７ビットＡ／Ｄ，Ｄ／Ａ変換回路４と４ビットＡ／
Ｄ変換回路９から出力された電圧Ｖ_ＳＨとＶｓ_Ｌが供給
されるレベル検出回路５は、抵抗ラダー５１と１６個の
コンパレータ５２ａ〜５２ｐとによって、一種のＡ／Ｄ
変換回路に構成されている。

抵抗ラダー５１の両端には、上記７ビットＡ／Ｄ，Ｄ／
Ａ変換回路４から供給されるスライスレベルの最大値Ｖ
_ＳＨと、上記４ビットＡ／Ｄ変換回路９から供給される
スライスレベルが最小値Ｖｓ_Ｌとが印加されており、抵
抗分割によってその電位差を１６段階に分割した電圧を
形成するようになっている。これによって、各分割電圧
は、電圧Ｖ_ＳＨおよびＶｓ_Ｌと同様にシェーディング波
形に従って変化される。

そして、抵抗ラダー５１によって形成された１６段階の
電圧が各々上記各コンパレータ５２ａ〜５２ｐの基準電
圧端子に印加されている。各コンパレータ５２ａ〜５２
ｐの比較端子には、サンプル・ホールド回路２から供給
される画像信号ａが入力されるようになっている。

これによって、コンパレータ５２ａ〜５２ｐは、画像信
号ａを１６段階のスライスレベルで検出することができ
る。

上記実施例によれば、ピーク値レジスタ６およびレベル
設定値レジスタ１１に適当な値を設定することにより、
白電位側の雑音および黒電位側の雑音を除去して良好な
画質を得ることができる。

すなわち、最初に白紙原稿を読み取ったときの画像信号
が、第３図（Ｂ）に実線ａで示すような波形（ピーク値
はＡ）であった場合、ピーク値レジスタ６に上記画像信
号ａのピーク値Ａよりも小さなピーク値Ｂを設定する。
また、初期値レジスタ７には、このピーク値Ｂに対応し
た初期値Ｂ_ｏを設定することによ、第３図（Ｂ）に破線
で示すように、レベルが低く抑えられた波形ｂを基準に
してスライスレベルが決定されるされるようになる。そ
の結果、イメージセンサの傷や付着したゴミ等による白
電位側の雑音ｎがスライスレベルの最大値Ｖ_ＳＨに引っ
掛からなくなる。

一方、レベル設定レジスタ１１は、そこに「０」が設定
された場合には、４ビットＤ／Ａ変換回路９からの電圧
Ｖ_ＢＬをそのままレベル検出回路５に供給させる。その
ため、その場合スライスレベルの最小値Ｖｓ_Ｌは、従来
の方式と同じように電圧Ｖ_ＢＬのまま一定になる。しか
して、レベル設定レジスタ１１に適当な値を設定してや
ると、４ビットＤ／Ａ変換回路９からＶ_ＢＬよりも少し
高く、しかもシェーディング波形を有する電圧がレベル
検出回路５に供給されるようになる。

その結果、スライスレベルの最小値Ｖｓ_Ｌが第３図
（Ｂ）に鎖線Ｃで示すような波形になるため、読取り部
での漏れ光等による黒電位側のノイズがスライスレベル
Ｖｓ_Ｌに引っ掛からなくなって雑音が除去される。

従って、使用されるイメージセンサおよびファクシミリ
装置に対応して、つまり予め白紙原稿を読み取ることに
よって、イメージセンサの傷等による白電位側の雑音や
読取り部での漏れ光等による黒電位側の雑音の大きさを
検出して、ピーク値レジスタ６や初期値レジスタ７、レ
ベル設定レジスタ１１の設定値を決定してやれば、実際
の画像伝送に際して装置に固有の雑音を除去して、良好
な画像を得ることができる。

なお、青焼きの原稿のように白以外の色地の原稿を伝送
する場合には、外部からピーク値レジスタ６に設定した
ピーク値Ｂを使ってスライスレベルを決定すると、画像
信号全体がスライスレベルの最大値Ｖ_ＳＨよりも低くな
ってしまうことがある。そのような場合には、実測した
画像信号のピーク値をピーク値レジスタ６に保持させて
スライスレベルを発生させることにより、良好な２値化
画像信号を得ることができる。

［効果］ イメージセンサのような装置から供給されるアナログ画
像信号の白電位側の上限と黒電位側の下限を、それぞれ
イメージセンサの傷等による雑音を隠してしまう程度に
圧縮し、この圧縮された電圧を基準にしてスライスレベ
ルを決定するようにしてなるので、白電位側の雑音と黒
電位側の雑音がスライスレベルに引っ掛からなくなると
いう作用により、イメージセンサの傷やセンサに付着し
たゴミあるいは読取り部での漏れ光等による雑音に影響
されない良好な画質が得られるようになるという効果が
ある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例で
は、外部から設定可能なピーク値レジスタ６とレベル設
定レジスタ１１とを設けて、白電位側の雑音と黒電位側
の雑音の両方を除去できるようにした実施例について説
明したが、上記レジスタ６と１１のいずれか一方を省略
して、白電位側または黒電位側のいずれか一方の雑音の
みを除去できるようにすることも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるファクシミリにおけ
る画像信号処理用のＬＳＩに適用したものについて説明
したが、この発明はそれに限定されるものでなく、アナ
ログ信号のレベルを検出する装置一般に利用することが
できる。

【図面の簡単な説明】

第１図は、本発明をファクシミリにおける画像信号処理
用のＬＳＩに適用した場合の一実施例を示すブロック
図、 第２図は、その要部の回路構成例を示す回路図、 第３図（Ａ）および（Ｂ）は、各々イメージセンサの出
力（画像信号）を示すもので、同図（Ａ）は従来のシェ
ーディング歪の補正方法を示す説明図、同図（Ｂ）は本
発明に係るシェーディング歪の補正方法を示す説明図で
ある。 １…タイミング発生回路、２…サンプル・ホールド回
路、２…ピーク値検出回路、４…７ビットＡ／Ｄ，Ｄ／
Ａ変換回路、５…レベル検出回路、６…ピーク値レジス
タ、７…初期値レジスタ、８…デルタ変復調回路、９…
４ビットＤ／Ａ変換回路、１０…メモリ（ＲＡＭ）、１
１…レベル設定レジスタ、１２…バイナリ・エンコー
ダ、１３…デマルチプレクサ、１４…２値化レジスタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保 隆 神奈川県横浜市戸塚区戸塚町180 日立通 信システム株式会社内 (72)発明者 多々内 允晴 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 永山 義治 東京都小平市上水本町1450番地 株式会社 日立製作所デバイス開発センタ内 (56)参考文献 特開 昭56−157576（ＪＰ，Ａ) 特開 昭59−57572（ＪＰ，Ａ) 特開 昭57−185768（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】イメージセンサから供給された画像信号の
   ピーク値を検出するピーク値検出手段と、検出されたピ
   ーク値もしくは外部から設定された値を保持するピーク
   値保持手段と、上記画像信号を逐次Ａ／Ｄ変換して画像
   信号の変化量に関する信号を形成する信号処理手段と、
   該信号処理手段で処理された信号を記憶する記憶手段
   と、該記憶手段から読み出された信号および上記ピーク
   値保持手段に保持されたピーク値とに基づいて上記画像
   信号のレベルを検出するための最大スライスレベルを形
   成する最大スライスレベル形成手段と、上記最大スライ
   スレベルを分圧、選択することにより最小スライスレベ
   ルを形成する最小スライスレベル形成手段と、該最小ス
   ライスレベル形成手段から出力されるべきレベルを指定
   するためのレベル設定レジスタと、上記最大スライスレ
   ベルと上記最小スライスレベルの電位差を分圧して複数
   個の基準電圧を発生する分圧手段および上記基準電圧を
   一方の入力端子に受けるとともに他方の入力端子には上
   記画像信号を受けて画像信号のレベル検出を行なうレベ
   ル検出手段とを備え、 予め白紙原稿を上記イメージセンサで読み取ったときの
   １行分の画像信号が入力されることで上記記憶手段にシ
   ェーディング歪に対応した情報が格納され、処理すべき
   画像信号が入力された時には上記記憶手段からその記憶
   情報が読み出されて上記最大スライスレベル形成手段に
   供給されることでシェーディング歪に対応して変化する
   最大スライスレベルが形成されるとともに、上記最小ス
   ライスレベル形成手段には上記最大スライスレベルが供
   給されることでシェーディング歪に対応して変化する最
   小スライスレベルが形成されるようにされてなることを
   特徴とする信号処理装置。