JPH0658910B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0658910B2 JPH0658910B2 JP59167886A JP16788684A JPH0658910B2 JP H0658910 B2 JPH0658910 B2 JP H0658910B2 JP 59167886 A JP59167886 A JP 59167886A JP 16788684 A JP16788684 A JP 16788684A JP H0658910 B2 JPH0658910 B2 JP H0658910B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- semiconductor device
- thickness
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/113—Isolations within a component, i.e. internal isolations
- H10D62/115—Dielectric isolations, e.g. air gaps
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置詳しくは、放射線環境における特性
劣化を低減した半導体装置に関するものである。
劣化を低減した半導体装置に関するものである。
（従来技術） 従来の半導体装置は、第２図に示すように、半導体表面
の保護用として１μｍ程度の厚さの酸化膜２及び素子を
分離するための１μｍ程度の厚さのシリコン酸化膜３を
有しているのが一般的である。
の保護用として１μｍ程度の厚さの酸化膜２及び素子を
分離するための１μｍ程度の厚さのシリコン酸化膜３を
有しているのが一般的である。
（発明が解決しようとする問題点） 叙上のような構造では、放射線環境、とりわけα線等の
重粒子、電子線γ線による放射線照射をされると、シリ
コン酸化膜２，３内に電子正孔対が発生し、移動度が電
子に比べて100万分の１と小さい正孔が、半導体基板１
とシリコン酸化膜２，３との界面付近に存在している正
孔トラツプに捕促されやすく、また、その正孔の発生量
はシリコン酸化膜の厚さに比例する。しかして正孔トラ
ツプに捕促された正孔は、半導体基板１の表面をよりＮ
形化し、例えばＰ形半導体基板では、第２図に示す半導
体基板１に形成されたNPNパイボーラトランジスタにお
いて、Ｐ形のベース領域６と接するシリコン酸化膜２と
の界面が反転し、リーク電流の増加及び直流電流増幅率
の低下が生ずる欠点があつた。また、第２図に示すよう
に隣接するトランジスタを分離するシリコン酸化膜３が
例えばＰ形半導体基板では、半導体基板１とシリコン酸
化膜３との界面をパスとして導通状態となり、素子間分
離が不可能となる欠点があつた。そこでシリコン酸化膜
２，３内で発生する正孔の量を減少させるために、シリ
コン酸化膜を薄くすることを考える。素子間分離用シリ
コン酸化膜３の場合には配線４と半導体基板１との容量
が増し、動作速度が低下し、また電気的に分離が低下す
る欠点があつた。また、バイポーラトランジスタの表面
保護膜としてのシリコン酸化膜２の場合には、シリコン
酸化膜はベース６あるいはエミツタ５を形成する時のド
ープ材のマスクとして使用されるため、シリコン酸化膜
の厚さは主にマスクとしての効果という観点から決定さ
れており、深い接合を有するトランジスタほどシリコン
酸化膜厚は大きくなつている。このためシリコン酸化膜
を薄くするためには、従来トランジスタの活性領域上の
シリコン酸化膜２を取りさつたのち20ｎｍ以下の膜厚に
再度形成する方法がなされているが、この方法によると
半導体基板表面が表われていることから、表面の汚染に
伴うリーク電流が発生する欠点があつた。
重粒子、電子線γ線による放射線照射をされると、シリ
コン酸化膜２，３内に電子正孔対が発生し、移動度が電
子に比べて100万分の１と小さい正孔が、半導体基板１
とシリコン酸化膜２，３との界面付近に存在している正
孔トラツプに捕促されやすく、また、その正孔の発生量
はシリコン酸化膜の厚さに比例する。しかして正孔トラ
ツプに捕促された正孔は、半導体基板１の表面をよりＮ
形化し、例えばＰ形半導体基板では、第２図に示す半導
体基板１に形成されたNPNパイボーラトランジスタにお
いて、Ｐ形のベース領域６と接するシリコン酸化膜２と
の界面が反転し、リーク電流の増加及び直流電流増幅率
の低下が生ずる欠点があつた。また、第２図に示すよう
に隣接するトランジスタを分離するシリコン酸化膜３が
例えばＰ形半導体基板では、半導体基板１とシリコン酸
化膜３との界面をパスとして導通状態となり、素子間分
離が不可能となる欠点があつた。そこでシリコン酸化膜
２，３内で発生する正孔の量を減少させるために、シリ
コン酸化膜を薄くすることを考える。素子間分離用シリ
コン酸化膜３の場合には配線４と半導体基板１との容量
が増し、動作速度が低下し、また電気的に分離が低下す
る欠点があつた。また、バイポーラトランジスタの表面
保護膜としてのシリコン酸化膜２の場合には、シリコン
酸化膜はベース６あるいはエミツタ５を形成する時のド
ープ材のマスクとして使用されるため、シリコン酸化膜
の厚さは主にマスクとしての効果という観点から決定さ
れており、深い接合を有するトランジスタほどシリコン
酸化膜厚は大きくなつている。このためシリコン酸化膜
を薄くするためには、従来トランジスタの活性領域上の
シリコン酸化膜２を取りさつたのち20ｎｍ以下の膜厚に
再度形成する方法がなされているが、この方法によると
半導体基板表面が表われていることから、表面の汚染に
伴うリーク電流が発生する欠点があつた。
（問題点を解決するための手段） 本発明は上記の欠点を改善するために提案されたもの
で、放射線環境においても、特定の劣化することを低減
した半導体装置を提供することを目的とする。
で、放射線環境においても、特定の劣化することを低減
した半導体装置を提供することを目的とする。
上記の目的を達成するため、本発明はシリコン酸化膜に
より半導体表面を保護するバイポーラトランジスタを有
する半導体装置において、少くともエミツタ・ベースと
の間の接合部付近及びベース・コレクタとの間の接合部
付近に形成されているシリコン酸化膜の厚さを20ｎｍ以
下とすることを特徴とする半導体装置を発明の要旨とす
るものである。
より半導体表面を保護するバイポーラトランジスタを有
する半導体装置において、少くともエミツタ・ベースと
の間の接合部付近及びベース・コレクタとの間の接合部
付近に形成されているシリコン酸化膜の厚さを20ｎｍ以
下とすることを特徴とする半導体装置を発明の要旨とす
るものである。
さらに本発明はシリコン酸化膜により素子間分離を行つ
た半導体装置において、素子間分離用シリコン酸化膜に
囲まれた素子と、前記の素子間分離用シリコン酸化膜と
の間の接合部付近に形成されているシリコン酸化膜の厚
さを20ｎｍ以下とすることを特徴とする半導体装置を発
明の要旨とするものである。
た半導体装置において、素子間分離用シリコン酸化膜に
囲まれた素子と、前記の素子間分離用シリコン酸化膜と
の間の接合部付近に形成されているシリコン酸化膜の厚
さを20ｎｍ以下とすることを特徴とする半導体装置を発
明の要旨とするものである。
次に本発明の実施例を説明する。なお実施例は一つの例
示であつて、本発明の精神を逸脱しない範囲で、種々の
変更あるいは改良を行いうることは云うまでもない。
示であつて、本発明の精神を逸脱しない範囲で、種々の
変更あるいは改良を行いうることは云うまでもない。
次に実施例について説明する。
第１図は本発明の実施例であつて、図において１１は半
導体基板、１２，２２，１３はシリコン酸化膜、１４は
配線金属、１５はエミツタ領域、１６はベース領域、１
７はコレクタ領域である。本発明においてはエミツタ領
域１５とベース領域１６との接合部付近のシリコン酸化
膜２２，ベース領域１６とコレクタ領域１７との接合部
付近のシリコン酸化膜２２，コレクタ領域１７と半導体
基板１１との接合部付近のシリコン酸化膜２２及び素子
間分離用シリコン酸化膜１３に囲まれた素子と、前記の
素子間分離用シリコン酸化膜１３との間の接合部付近に
形成されているシリコン酸化膜２２の厚さを20ｎｍ以下
としている点に特徴がある。これにより放射線照射の影
響を低減するものである。この場合シリコン酸化膜の厚
さが20ｎｍを超えた場合、放射線照射により直流電流増
巾率の低下がいちじるしい。又酸化膜の厚さが５ｎｍ以
下のきわめてうすい場合は半導体装置に対する保護効果
が少いものである。
導体基板、１２，２２，１３はシリコン酸化膜、１４は
配線金属、１５はエミツタ領域、１６はベース領域、１
７はコレクタ領域である。本発明においてはエミツタ領
域１５とベース領域１６との接合部付近のシリコン酸化
膜２２，ベース領域１６とコレクタ領域１７との接合部
付近のシリコン酸化膜２２，コレクタ領域１７と半導体
基板１１との接合部付近のシリコン酸化膜２２及び素子
間分離用シリコン酸化膜１３に囲まれた素子と、前記の
素子間分離用シリコン酸化膜１３との間の接合部付近に
形成されているシリコン酸化膜２２の厚さを20ｎｍ以下
としている点に特徴がある。これにより放射線照射の影
響を低減するものである。この場合シリコン酸化膜の厚
さが20ｎｍを超えた場合、放射線照射により直流電流増
巾率の低下がいちじるしい。又酸化膜の厚さが５ｎｍ以
下のきわめてうすい場合は半導体装置に対する保護効果
が少いものである。
次に本発明装置の製造方法について述べる。
従来の製造工程によりコンタクト窓形成前の第１図(a)
までは従来方法と同様であるが、本発明では第１図(c)
に示すように、シリコン酸化膜２２を形成するのに２つ
の方法がある。第１の方法では既知のエツチレートをも
つエツチング装置で１２のシリコン酸化膜を残して20ｎ
ｍ以下の薄い酸化膜を形成する領域のみをエツチし、第
２図(c)のようにするか、あるいは第２図(b)に示すよう
に20ｎｍ以下の薄いシリコン酸化膜を形成する領域のシ
リコン酸化膜を、１２の部分のみ残してすべて取り除
き、次に熱酸化または化学蒸着のような方法により第２
図(c)に示すようにシリコン酸化膜２２を形成する。
までは従来方法と同様であるが、本発明では第１図(c)
に示すように、シリコン酸化膜２２を形成するのに２つ
の方法がある。第１の方法では既知のエツチレートをも
つエツチング装置で１２のシリコン酸化膜を残して20ｎ
ｍ以下の薄い酸化膜を形成する領域のみをエツチし、第
２図(c)のようにするか、あるいは第２図(b)に示すよう
に20ｎｍ以下の薄いシリコン酸化膜を形成する領域のシ
リコン酸化膜を、１２の部分のみ残してすべて取り除
き、次に熱酸化または化学蒸着のような方法により第２
図(c)に示すようにシリコン酸化膜２２を形成する。
第２図(d)は本発明の製造工程を適用した後、コンタク
ト窓あけし、配線１４を形成したものである。
ト窓あけし、配線１４を形成したものである。
このように本発明を実施すると、シリコン酸化膜が20ｎ
ｍ以下と薄いため、放射線に対する耐性が高く、シリコ
ン酸化膜をすべて取り除かないため、表面汚染等による
リーク電流が発生しにくい利点がある。
ｍ以下と薄いため、放射線に対する耐性が高く、シリコ
ン酸化膜をすべて取り除かないため、表面汚染等による
リーク電流が発生しにくい利点がある。
（発明の効果） 叙上のように本発明によれば、半導体装置において、装
置の表面側のシリコン酸化膜の厚さを20ｎｍ以下にする
ことにより、放射線照射による半導体装置の特性劣化を
低減する利点がある。
置の表面側のシリコン酸化膜の厚さを20ｎｍ以下にする
ことにより、放射線照射による半導体装置の特性劣化を
低減する利点がある。
さらにまた製造工程の大巾な変更を行う必要もなく、製
造上からも有益である。
造上からも有益である。
第１図は本発明の一実施例の断面図、第２図は従来の半
導体装置の断面図を示す。 １，１１……半導体基板、２，１２，２２……シリコン
酸化膜、３，１３……素子間分離用シリコン酸化膜、
４，１４……配線、５，１５……エミツタ領域、６，１
６……ベース領域、７，１７……コレクタ領域、８，１
８……半導体基板表面に現われている接合
導体装置の断面図を示す。 １，１１……半導体基板、２，１２，２２……シリコン
酸化膜、３，１３……素子間分離用シリコン酸化膜、
４，１４……配線、５，１５……エミツタ領域、６，１
６……ベース領域、７，１７……コレクタ領域、８，１
８……半導体基板表面に現われている接合
Claims (2)
- 【請求項１】シリコン酸化膜により半導体表面を保護す
るバイポーラトランジスタを有する半導体装置におい
て、少くともエミツタ・ベースとの間の接合部付近及び
ベース・コレクタとの間の接合部付近に形成されている
シリコン酸化膜の厚さを20ｎｍ以下とすることを特徴と
する半導体装置。 - 【請求項２】シリコン酸化膜により素子間分離を行つた
半導体装置において、素子間分離用シリコン酸化膜に囲
まれた素子と、前記の素子間分離用シリコン酸化膜との
間の接合部付近に形成されているシリコン酸化膜の厚さ
を20ｎｍ以下とすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167886A JPH0658910B2 (ja) | 1984-08-13 | 1984-08-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167886A JPH0658910B2 (ja) | 1984-08-13 | 1984-08-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6147665A JPS6147665A (ja) | 1986-03-08 |
| JPH0658910B2 true JPH0658910B2 (ja) | 1994-08-03 |
Family
ID=15857893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167886A Expired - Lifetime JPH0658910B2 (ja) | 1984-08-13 | 1984-08-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0658910B2 (ja) |
-
1984
- 1984-08-13 JP JP59167886A patent/JPH0658910B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6147665A (ja) | 1986-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6279666A (ja) | バイポ−ラ型半導体集積回路装置の製造方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| US3817794A (en) | Method for making high-gain transistors | |
| JPH0313748B2 (ja) | ||
| JPH0658910B2 (ja) | 半導体装置 | |
| JPS60224253A (ja) | 半導体装置およびその製造方法 | |
| JP2505159B2 (ja) | 半導体装置の製造方法 | |
| JP3340809B2 (ja) | 縦型半導体素子及びその製造方法 | |
| JPH03209816A (ja) | 半導体装置の製造方法 | |
| JPH0587974B2 (ja) | ||
| JPS5965465A (ja) | 半導体装置の製造方法 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JPS6237964A (ja) | シヨツトキバリヤ形半導体装置およびその製造方法 | |
| JPS58127361A (ja) | 半導体装置 | |
| JPS6346990B2 (ja) | ||
| JPS61224355A (ja) | 半導体装置及びその製造方法 | |
| JPS62160761A (ja) | 半導体装置 | |
| JPH0428144B2 (ja) | ||
| JPS58154266A (ja) | 半導体装置の製造方法 | |
| JPS6015971A (ja) | 半導体装置の製造方法 | |
| JPH1187355A (ja) | 半導体装置とその製造方法 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPS583395B2 (ja) | 感温半導体素子 | |
| JPH05267311A (ja) | バイポ−ラトランジスタ | |
| JPS62224968A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |