JPH0659741B2

JPH0659741B2 - サ−マルヘツド駆動回路

Info

Publication number: JPH0659741B2
Application number: JP8009585A
Authority: JP
Inventors: 真之久武; 秋生野口
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-04-17
Filing date: 1985-04-17
Publication date: 1994-08-10
Anticipated expiration: 2009-08-10
Also published as: JPS61239962A

Description

【発明の詳細な説明】「産業上の利用分野」本発明はサーマルヘッドを用いて記録または表示を行う
装置に使用されるサーマルヘッド駆動回路に関する。

「従来の技術」多くのプリンタやファクシミリ装置あるいはイメージセ
ンサを用いた一部の複写機では、熱転写記録方式あるい
は感熱発色記録方式を使用して記録または複写を行って
おり、このような装置には通常サーマルヘッドが印字ヘ
ッドとして用いられている。また磁化潜像を利用して表
示を行う表示装置でも、熱パルスの印加手段としてサー
マルヘッドを用いることがある。

第７図はサーマルヘッド１１とこれに印字パルスを供給
するサーマルヘッド駆動回路１２およびサーマルヘッド
駆動用の電源回路１３を表わしたものである。サーマル
ヘッド１１には、長手方向に直線状に発熱体が配置され
ている。この発熱体は長手方向に多数の区分に分割され
ており、それぞれその両端に印字パルスを印加するため
のリード線が接続されている。この一区分の発熱体を単
位発熱体と呼ぶことにする。印字パルスは、これらの単
位発熱体に対して選択的に供給される。一度に印字パル
スが供給される単位発熱体（発熱要素）の数すなわち全
単位発熱体中の通電単位発熱体の割合（以下印字比率と
いう。）に応じて、電流の消費量が大きく異なる。電源
回路１３とサーマルヘッド駆動回路１２を結ぶライン１
４やサーマルヘッド駆動回路１２とサーマルヘッド１１
を結ぶライン１５を流れる電流が、印字比率に応じてそ
れぞれ大きく変わると、ライン１４、１５の電気抵抗に
よる電圧降下のため、サーマルヘッド１１へ印加される
電圧が変動する。

また、サーマルヘッド駆動回路１２の内部においても、
電流のオン・オフ制御を行うスイッチング素子が印字比
率の変動に伴って数ボルト程度の電圧変動を発生させる
ことがある。例えば、ダーリントン接続を行ったＮＰＮ
バイポーラトランジスタをサーマルヘッド駆動回路１１
のスイッチング用として使用すると、この素子はコレク
タ−エミッタ間の飽和電圧が高いので、サーマルヘッド
１１に例えば４５アンペアの電流を流したとき、約２ボ
ルトのドライブ損失を発生させてしまう。

印字比率に応じたこのような電圧変動は、当然ながらサ
ーマルヘッド１１の動作時の発熱を不安定にし、記録紙
の記録濃度に影響を及ぼす。特に高速記録や中間調の再
現を行うプリンタまたはディジタル複写機では、記録濃
度の変動は画像の品質の維持を困難にする。

印字比率に応じた電圧変動によるこのような印字品質の
低下を防止するため、主として次のような改善が行われ
ている。

その１つは、サーマルヘッド駆動回路の内部抵抗の低減
化である。一例としては、第７図のライン１４、１５に
よる電圧降下を低減させるために、太い電線を使用しそ
れらの長さを極力短くすることである。サーマルヘッド
駆動回路１２については、バイポーラトランジスタを並
列接続してスイッチング回路の内部抵抗を低くすること
が提案されている。

いま１つは、サーマルヘッド駆動回路中の電圧降下によ
って発生する電圧変動に対して、印字パルスの幅を増減
して対処することである。

「発明が解決しようとする問題点」ところが、いずれの場合も、少なからず実施上の問題点
がある。スイッチング回路の改善についていえば、バイ
ポーラトランジスタによるスイッチング動作は通常電流
駆動法を用いており、並列接続した全トランジスタが同
時に均一に動作しないと、一部のトランジスタに負荷が
集中する場合がある。このような場合には、最先に動作
したトランジスタに過電流が流れてこれが破損するおそ
れがある。

また、このようなスイッチング回路を駆動するために別
途ドライブ回路が設けられるが、従来のドライブ回路
は、スイッチング回路がオフ状態のときも一定の電力を
消費する構成とされる場合があり、これは電源に無駄な
負担をかけることとなる難点があった。また何らかの原
因でこのドライブ回路あるいはスイッチング回路が故障
すると、サーマルヘッドに電流が流れ続け、発熱体を焼
損する恐れもあり、適当な保護対策が要求されていた。

また、印字パルス幅の補正についていえば、次のような
問題がある。サーマルヘッドを用いた記録装置あるいは
表示装置では、印字品質を高めるために単位発熱体の蓄
熱量やサーマルヘッド基板の温度等各種の外部条件も加
味されて印字パルスの幅が補正される。こうした各種の
印字パルス補正用データは、印字パルスの幅を決定する
印字パルス発生回路へパラレルに入力される。従って、
印字パルス発生回路の制御のために割り当てられた所定
数のパラレルな補正データのうち一部のビットが電源変
動の補正に用いられる。ところが、補正データのビット
数をいたずらに増加させることは難しく、補正に使用さ
れる外部条件が多い程個々の補正に割り当てられるビッ
ト数が相対的に減少し、補正のダイナミックレンジを十
分広く設定することができないという問題もあった。

本発明は以上の点に着目してなされたもので、内部抵抗
を低くして電圧降下を抑制し、かつ応答性を高めたスイ
ッチング回路を有するサーマルヘッド駆動回路を提供す
ることをその目的とする。

更に本発明は、スイッチング回路がスイッチオフのと
き、ドライブ回路で消費される電力を抑制し、かつ回路
の保護機能も有し、信頼性を高めたサーマルヘッド駆動
回路を提供することを目的とする。

「問題点を解決するための手段」本発明のサーマルヘッド駆動回路は、サーマルヘッドに
供給すべき印字パルス電流をスイッチングするスイッチ
ング回路と、このスイッチング回路を駆動するドライブ
回路と、このドライブ回路の電源入力部に設けられたド
ライブ電源スイッチ回路とから成る。スイッチング回路
は互いに並列接続されて印字パルス電流をオン・オフす
る２個以上の電界効果トランジスタを有し、ドライブ回
路は電界効果トランジスタのゲート充電電流を供給しか
つゲート放電電流を放流してスイッチング回路をオン・
オフするトーテムポール接続された一対のトランジスタ
を有している。また、ドライブ電源スイッチ回路は、ド
ライブ回路が作動しないときドライブ回路の電源を遮断
することのできるもので、例えばスイッチング回路がオ
ンのときのみドライブ回路にそのドライブ電源を接続す
るようオンするスイッチを有している。

このように、ドライブ電源スイッチ回路が、スイッチン
グ回路がオンのときのみドライブ回路に電源を接続する
と、スイッチング回路がオフのときのドライブ回路の電
力消費を抑えることができる。また、このドライブ電源
スイッチ回路は、必要に応じて電源を遮断するのでドラ
イブ回路の異常な作動を抑止するため、回路の信頼性を
高めることができる。

また、スイッチング回路に電界効果トランジスタを使用
しているので、スイッチング回路の内部抵抗を十分低く
することが可能である。また、ドライブ回路のインピー
ダンスが低いので、電界効果トランジスタのスイッチン
グの応答が速く高速スイッチングが可能となる。

「実施例」（回路の構成）第１図は本発明のサーマルヘッド駆動回路とその周辺回
路の実施例を示す結線図である。この回路は、２個のド
ライブ回路１_１、１_２と、２個のスイッチ回路２_１、２
_２と、２個のドライブ電源スイッチ回路３_１、３_２と、
サーマルヘッド１１および印字データ発生部１６とで構
成されている。

この実施例で使用されるサーマルヘッド１１は、いわゆ
る厚膜交互リードワイヤ方式の記録ヘッドである。この
サーマルヘッド１１の基板上には、第２図に示すように
１本の細長い発熱抵抗体２１が形成されている。発熱抵
抗体２１には所定の間隔で２種の電極２２、２３が交互
に取り付けられている。このうち一方の電極２２はそれ
ぞれダイオード２４を介して第１と第２の共通電極Ｃ
１、Ｃ２に交互に接続されている。他方の電極２３は、
サーマルヘッドの基板上に取り付けられたシフトレジス
タ・ドライバ２５の各ドライバ（スイッチング素子）に
接続されている。

第２図において、このサーマルヘッドが、印字データ発
生部１６から１ライン分の印字データ２７の半分に相当
する印字データの供給を受けると、これをシフトレジス
タ・ドライバ２５内のシフトレジスタにセットし、変換
されたパラレルなデータに応じてこれらにピット対応し
たドライバをオン・オフ制御する。このとき共通電極Ｃ
１に印字パルスが供給され、発熱抵抗体２１の該当する
部分に通電し印字が行われる。この後同一ラインについ
て残りの半分の印字データ２７によってシフトレジスタ
・ドライバ２５の内容が変更され、共通電極Ｃ２に印字
パルスが供給される。これで１ライン分の残りの印字が
行われることになる。

さて第１図に戻って、第１の共通電極Ｃ１は、スイッチ
ング回路２_１内の３個の電界効果トランジスタ（ｎチャ
ンネルエンハンスメント型ＭＯＳＦＥＴ）３１〜３３の
ドレインに共通して接続されている。これらの電界効果
トランジスタ３１〜３３のソースには、図示しない電源
回路の出力電圧Ｖ_０が印加されるようになっている。電
界効果トランジスタ３１〜３３のゲートにはそれぞれ抵
抗３４〜３６が接続されており、これらの他端は、ドラ
イブ回路１_１の出力端子に接続されている。また、電界
効果トランジスタ３１〜３３と並列に過電圧保護用のツ
ェナーダイオード３７が接続されている。更に、上記ゲ
ート抵抗３４〜３６の他端は、電界効果トランジスタ３
１〜３３がオフとなった時点に発生するスパイク電圧を
抑えるためのシリコンダイオード４１を介して接地され
ている。また電界効果トランジスタ３１〜３３のソース
側は平滑用のコンデンサ４２を介して接地されている。

一方、ドライブ回路１_１は、制御信号４３を受け入れる
電界効果トランジスタ４４と、その後段に設けられ、Ｔ
ＴＬ（トランジスタ・トランジスタ・ロジック）等の出
力回路でしばしば使用されるいわゆるトーテムポール接
続されたコンプリメンタルな一対のトランジスタ４５、
４６を有している。この電界効果トランジスタ４４にも
ｎチャンネルエンハンスメント型ＭＯＳＦＥＴを使用
し、ドレイン接地で使用する。このソース側に接続され
たプルアップ抵抗４８はこの電界効果トランジスタ４４
のスイッチング電流の制限用として設けられている。ま
たプルアップ抵抗４８の電源側は平滑用コンデンサ４７
を介して接地されている。

このドライブ回路１_１には、電源電圧Ｖ_１がドライブ電
源スイッチ回路３_１を介して印加されるよう構成されて
いる。このドライブ電源スイッチ回路３_１は、いわゆる
ダーリントン接続された一対のＰＮＰトランジスタ６
１、６２と、これらのトランジスタ６１、６２の各ベー
スとエミッタ間に接続された２個の抵抗器６３、６４を
備えている。トランジスタ６１がそのエミッタに接続さ
れた電源とコレクタに接続されたドライブ回路１_１との
間の回路をオン・オフするように結線され、トランジス
タ６２のベースには、そのベース電流を調整する抵抗器
６５とベース電流をオン・オフするＮＰＮトランジスタ
６６が接続されている。このトランジスタ６６はＴＴＬ
レベルの小電流でダーリントントランジスタ６１、６２
を駆動するために設けられたものである。

そして、このトランジスタ６６のベースには、ＴＴＬレ
ベルの駆動信号７０_１がバッファドライバ７１_１を介し
て印加されるよう結線され、同時にこの制御信号７０_１
はインバータバッファドライバ７２_１を介してドライブ
回路１_１に入力するよう結線されている。すなわち、制
御信号７０_１はドライブ電源スイッチ回路３_１に入力す
る一方、その極性を反転させてドライブ回路１_１に入力
するよう構成されている。

第２の共通電極Ｃ２に接続されたドライブ回路１_２とス
イッチ回路２_２とドライブ電源スイッチ回路３_２とは、
第１の共通電極Ｃ１について説明した回路構成と全く同
一の構成であり、その説明を省略する。

（回路の動作）以上の構成のサーマルヘッド駆動回路は次のように動作
する。ドライブ回路１_１とドライブ電源スイッチ回路３
_１とに入力する第１の共通電極Ｃ１用の制御信号７０_１
と、ドライブ回路１_２とドライブ電源スイッチ回路３_２
とに入力する第２の共通電極Ｃ２用の制御信号７０_２と
は、先に第２図を用いて説明したように、記録タイミン
グに同期して互に排他的に発生するようになっている。

スイッチング回路１_１には印字をしないとき（スイッチ
ング回路２_１をオフにしておくとき）電界効果トランジ
スタ４４のゲートに、スレッショルド電圧以上の電圧が
加わり、印字をするときスレッショルド電圧以下になる
いわゆる負極性の制御信号４３が加わる。従って、常時
は、電界効果トランジスタ４４のゲートがスレッショル
ド電圧を越え、スイッチオンの状態となっている。この
ときその後段の２個のトランジスタ４５、４６を含む回
路は第３図のように動作する。この回路で、上記電界効
果トランジスタ４４はスイッチ５０に置き換え、トラン
ジスタ４５は動作しないので破線で示した。また、スイ
ッチング回路２_１はその一部のみ図示した。

スイッチ５０がオンのときは、スイッチング回路２_１の
電界効果トランジスタ３１〜３３のゲートに蓄積されて
いた電荷の一部が、ゲート抵抗３４〜３６を通じてトラ
ンジスタ４６のベース電流となって矢印５１のように放
電される。この放電電流がトランジスタ４６をオンさせ
る。そして、矢印５２に示すように電界効果トランジス
タ３１のゲートに蓄積された電流が一挙に放電されて消
失し、その結果電界効果トランジスタ３１〜３３はオフ
状態とされる。

次にこのスイッチング回路をオンにするために、第１図
に示すように、制御信号７０_１がローレベルからハイレ
ベルに変わる。これにより制御信号４３は逆にローレベ
ルに変わる。ドライブ回路１_１に制御信号４３が供給さ
れると、電界効果トランジスタ４４のゲートがスレッシ
ョルド電圧以下となり、そのゲートの電荷が放電され
て、スイッチオフの状態となる。このときその後段の２
個のトランジスタ４５、４６を含む回路を第３図と同様
の要領で第４図に示す。スイッチ５０がオフになると、
プルアップ抵抗４８のスイッチ５０と接続した側の電圧
が上昇してトランジスタ４５にベース電流が流れる。こ
れが、ゲート抵抗３４〜３６を通じて矢印５３のように
電界効果トランジスタ３１のゲートに向かって流れる。
この電流がトランジスタ４５をオンさせる。そして、矢
印５４のようにゲート充電電流が流れる。ゲートに電荷
が蓄積されゲートの電位がスレッショルド電圧を越える
と、電界効果トランジスタ３１〜３３が一斉にオンとな
る。抵抗３４〜３６は、電界効果トランジスタ３１〜３
４のゲート電流の変動を抑制するために用いられる。例
えば、電界効果トランジスタ３１〜３４のスレッショル
ド電圧を２４ボルトとしたとき、ドライブ回路の電源電
圧Ｖ_１は約５０ボルト程度に選定する。スイッチング回
路の電源電圧Ｖ_０はサーマルヘッドの単位発熱体に印加
するのに適する電圧で、通常２０ボルト程度に選定され
る。

ところで、電界効果トランジスタ３１〜３３のドレイン
−ソース間の損失はそのオン抵抗によって左右されるこ
とになる。今、電界効果トランジスタ３１〜３３の周囲
温度が摂氏２５度であるとすれば、これらのオン抵抗は
０．０６Ω程度である。従って出力電圧Ｖ_０の電源回路
から第１の共通電極Ｃ１に仮に最大４５アンペアの電流
が流れるものとすると、これらを３分割した１５アンペ
アずつが各電界効果トランジスタ３１〜３３に流れるこ
ととなり、ドライブ損失はそれぞれ最大で０．９ボルト
（０．０６×１５ボルト）となる。すなわちこの例の場
合には、印字比率によって０〜０．９ボルトまでの電圧
降下が発生することとなる。従来のバイポーラトランジ
スタではこのドライブ損失が最大で約２ボルトとなるの
で、これを半減できたことになる。もちろん更にオン抵
抗の低い電界効果トランジスタを使用すればそれだけド
ライブ損失を減少させることができる。またより多数の
電界効果トランジスタでこのスイッチング回路を構成す
れば、１個当りの最大電流がそれだけ減少し、ドライブ
損失を一層低下させることができる。

更に本発明においては、ドライブ回路にトーテムポール
接続された一対のトランジスタを用いたので、スイッチ
ング回路の電界効果トランジスタのオン・オフのための
ゲート充放電電流を流す回路の抵抗が小さい。従って充
放電がすみやかに行われ、スイッチングの立上り速度が
きわめて速い。

例えばドライブ回路を電界効果トランジスタ４４のみで
構成したものは、第５図に示す曲線５６のように、印字
パルス電流３３Ａのとき立上り時間３０マイクロ秒を要
する。これは、ゲート充電電流を流す回路抵抗が高くか
つ、電界効果トランジスタの並列回路のミラー容量（ド
レインゲート間の容量）が数千ピコファラッドと大きい
ためである。単位発熱体を高速で温度上昇させるために
は、この立上り時間がより短いことが好ましい。ところ
が、本発明の場合立上り時間が曲線５７のように５マイ
クロ秒に短縮される。

さて、以上の動作において、ドライブ回路１_１（第１
図）は、スイッチング回路２_１をオンしない、すなわち
いわゆる待機状態のとき、電界効果トランジスタ４４が
オンされているので、そのプルアップ抵抗４８を通じて
電源電圧Ｖ_１が印加されていると、常に一定の電流が流
れていることになる。これは、待機状態でプルアップ抵
抗４８により無駄な電力を消費してしまうことになる。

そこで本発明においてはこのドライブ回路の電源入力部
にドライブ電源スイッチ回路３_１を設けている。

第１図の回路にもどって、ドライブ電源スイッチ回路３
_１の動作を説明する。

スイッチング回路２_１をオフ状態とするためには、ドラ
イブ回路１_１に入力する制御信号４３はハイレベルとな
っている。従ってドライブ電源スイッチ回路３_１に入力
する制御信号７０_１はローレベルである。このときは、
トランジスタ６６はオフであり、ダーリントン接続され
たトランジスタ６１と６２はいずれもオフとなる。従っ
て、電源電圧Ｖ_１はドライブ回路１_１に印加されない。

一方、スイッチング回路をオン状態にするときは、ドラ
イブ回路１_１に入力する制御信号４３はローレベルとな
り、ドライブ電源スイッチ回路３_１に入力する制御信号
７０_１はハイレベルとなる。このとき、トランジスタ６
６にはベース電流が流れ、このトランジスタ６６はスイ
ッチオンとされる。従って、ダーリントン接続されたト
ランジスタ６１、６２にベース電流が流れ、トランジス
タ６１がオンとなる。これによってドライブ回路１_１に
電源電圧Ｖ_１が印加されドライブ回路１_１が先に説明し
たように正常に動作する。

このように本発明のサーマルヘッド駆動回路は、スイッ
チング回路２_１がオフのとき、すなわち印字動作をしな
いときにはドライブ回路１_１に電源電圧が加わらないよ
うになっている。

従って印字動作をしないときドライブ回路が無用な電力
を消費することが無い。しかも、印字動作をしない場合
に何らかの原因でドライブ回路１_１が異常な動作をして
も、電源電圧がドライブ電源スイッチ回路３_１によって
遮断されているので、スイッチング回路２_１をオンさせ
てしまうことが無い。従って、誤動作の場合の安全を保
障する機能も備えている。

以上第１の共通電極Ｃ１に印加パルスを供給する場合に
ついて説明したが、第２の共通電極Ｃ２に印加パルスを
供給する場合も同様である。

なお、上記実施例ではいわゆる厚膜交互リードワイヤ方
式のサーマルヘッドに使用するサーマルヘッド駆動回路
について説明したが、比較的大電流の印字パルスを供給
するすべてのサーマルヘッド駆動回路に本発明を適用で
きることはもちろんである。

また、ドライブ回路の一対のトランジスタの接続を同様
の機能を有するよう適宜変更したり、例えば第６図に示
すように動作安定化のためのダイオード５７を挿入する
ようにしてもさしつかえない。電界効果トランジスタの
極性種類、使用法等を適宜変更してもさしつかえないこ
とはいうまでもない。

更に、ドライブ電源スイッチ回路３_１は、１個のＰＮＰ
トランジスタ等適当なスイッチング素子に置き換えても
さしつかえない。そしてそのスイッチング制御は、ドラ
イブ回路１_１に入力する制御信号とは別の系統で作られ
たものであってもよい。その場合にはドライブ回路に入
力する制御信号に異常があった場合でもドライブ回路と
電源とを遮断することができる。このスイッチをオンす
るタイミングは、ドライブ回路を動作させるときのみで
なくても、ドライブ回路の動作時間を含む適当な時間で
あればよい。

「発明の効果」このように本発明によればスイッチング素子のドライブ
損失を低下させることができるので、熱エネルギの発生
をそれだけ減少させることができ、大規模な放熱装置が
不要となる。またバイポーラトランジスタは大電流をド
ライブするために、コレクタ電流の１／１０〜１／２０
程度の大容量のベース電流を必要としたが、これが不要
となり、ドライブ回路をそれだけ小型化することができ
る。さらに本発明のサーマルヘッド駆動回路では電界効
果トランジスタを使用しているのでスイッチング速度が
バイポーラ型のものに比して１／２〜１／１５に短縮化
する。また、トーテムポール接続された一対のトランジ
スタで電界効果トランジスタをドライブするので、スイ
ッチング電流の立上り時間が極めて速く、高速印字を可
能にする。

そして、ドライブ回路と電源とを印字動作中を除いて遮
断することができるので、無駄な電力を消費せずまた信
頼性も高い。

【図面の簡単な説明】

第１図は本発明のサーマルヘッド駆動回路とその周辺回
路の実施例を示す結線図、第２図はこれに使用するサー
マルヘッドの結線図、第３図と第４図はそのドライブ回
路の動作説明図、第５図は本発明のサーマルヘッド駆動
回路のスイッチング電流立上り特性を示す特性図、第６
図はドライブ回路の変形例を示す要部結線図、第７図は
一般的なサーマルヘッド駆動回路の周辺のブロック図で
ある。１_１、１_２……ドライブ回路、２_１、２_２……スイッチング回路、３_１、３_２……ドライブ電源スイッチ回路、１１……サーマルヘッド、３１、３２、３３……電界効果トランジスタ、４５、４６……トーテムポール接続された一対のトラン
ジスタ、５２……ゲート放電電流、５４……ゲート充電電流。

Claims

【特許請求の範囲】

【請求項１】サーマルヘッドに供給すべき印字パルス電
流をスイッチングするスイッチング回路と、このスイッ
チング回路を駆動するドライブ回路と、このドライブ回
路の電源入力部に設けられドライブ回路を動作させる必
要がないときその電源を遮断することのできるドライブ
電源スイッチ回路とから成り、前記スイッチング回路は
互いに並列接続されて前記印字パルス電流をオン・オフ
する２個以上の電界効果トランジスタを有し、前記ドラ
イブ回路は前記電界効果トランジスタのゲート充電電流
を供給しかつゲート放電電流を放流してスイッチング回
路をオン・オフするトーテムポール接続された一対のト
ランジスタを有することを特徴とするサーマルヘッド駆
動回路。
【請求項２】ドライブ電源スイッチ回路はスイッチング
回路がオンのときのみドライブ回路にそのドライブ電源
を接続するようオンすることを特徴とする特許請求の範
囲第１項記載のサーマルヘッド駆動回路。