JPH0659880A - プログラム制御形処理装置のプログラム検査装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 プログラム格納にＲＡＭを用いるハードウェ
ア構成のメリットを生かしつつ、ソフトウェアに負担を
かけずにプログラム内容の正常性を検査できるようにす
る。 【構成】 ＲＡＭからなるプログラム格納メモリ１０２
に格納されたプログラムをアドレスカウンタ１０１でア
ドレッシングして読み出し実行するプログラム制御形処
理装置において、アドレスカウンタの更新周期よりも長
い周期で更新される検査用アドレスカウンタ１０３と、
通常時にはアドレスカウンタのアドレスを選択し検査用
アドレスカウンタの更新周期時には検査用アドレスカウ
ンタのアドレスを選択してプログラム格納メモリ１０２
に送出するセレクタ１０４と、検査用アドレスカウンタ
で読み出されたプログラム格納メモリ１０２の読出しデ
ータを取り出して出力する出力回路１０５と、出力回路
で取り出されたプログラムの内容の検査手段１０６とを
備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラムの格納にＲ
ＡＭ（ランダムアクセスメモリ）を用いるハードウェア
構成のＭＰ（マイクロプロセッサ）あるいはＤＳＰ（デ
ィジタル信号プロセッサ）適用のプログラム制御形処理
装置において、プログラムの正常性を検査するプログラ
ム検査装置に関するものである。

【０００２】

【従来の技術】従来のプログラム制御形処理装置のハー
ドウェア構成では、プログラムを予めＲＯＭに格納して
おいてこのＲＯＭからプログラムを読み出して実行する
か、あるいはプログラム格納用にＲＡＭを用いて初期化
時に外部の記憶媒体からプログラムデータを書き込んで
実行時にそのプログラムを読み出すようにしている。

【０００３】

【発明が解決しようとする課題】上述のプログラム格納
にＲＯＭを用いる方法では、プログラムの仕様変更の都
度、新たなプログラムを書き込んだＲＯＭに交換する必
要があり、その手間が煩わしいものであった。

【０００４】またプログラム格納にＲＡＭを用いる方法
では、ＲＯＭを用いたハードウェアに比べて柔軟性はあ
るものの、一旦電源をオフにするとその内容が消えてし
まい、また電源変動あるいは外部からの雑音等の要因に
よってその内容が書き換わって動作不良に陥るという危
険性がある。

【０００５】このため、ＲＡＭに格納されたプログラム
を読み出してその内容の正常／異常を検査すればよいの
であるが、このプログラムの読出しを一定周期毎にプロ
グラム制御で行おうとすると、ソフトウェアの負担が大
きくなってしまう。

【０００６】本発明はかかる事情に鑑みてなされたもの
であり、その目的とするところは、プログラム格納にＲ
ＡＭを用いるハードウェア構成のメリットを生かしつ
つ、ソフトウェアに負担をかけることなくプログラム内
容の正常性を検査できるようにすることにある。

【０００７】

【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明のプログラム制御形処理装置のプ
ログラム検査装置は、ランダムアクセスメモリからなる
プログラム格納メモリ１０２に格納されたプログラムを
アドレスカウンタ１０１でアドレッシングして読み出し
実行するプログラム制御形処理装置において、アドレス
カウンタ１０１の更新周期よりも長い周期で更新される
検査用アドレスカウンタ１０３と、通常時にはアドレス
カウンタ１０１のアドレスを選択し検査用アドレスカウ
ンタ１０３の更新周期時には検査用アドレスカウンタ１
０３のアドレスを選択してプログラム格納メモリ１０２
に送出するセレクタ１０４と、検査用アドレスカウンタ
１０３で読み出されたプログラム格納メモリ１０２の読
出しデータを取り出して出力する出力回路１０５と、出
力回路１０５で取り出されたプログラムの内容の正常性
を検査する検査手段１０６とを備え構成されるものであ
る。

【０００８】上述の検査手段は、プログラム格納メモリ
に格納されたプログラムと同じ内容のプログラムを同じ
アドレス位置に格納して検査用アドレスカウンタでアド
レッシングされる検査用プログラム格納メモリと、この
検査用プログラム格納メモリからの読出しデータと出力
回路からの読出しデータとの内容の一致／不一致を比較
する比較器とから構成することができる。

【０００９】また上述の検査手段は、検査用アドレスカ
ウンタと同じ更新周期を持ちそれと同期して更新される
第２の検査用アドレスカウンタと、プログラム格納メモ
リに格納されたプログラムと同じ内容のプログラムを同
じアドレス位置に格納して第２の検査用アドレスカウン
タでアドレッシングされる検査用プログラム格納メモリ
と、この検査用プログラム格納メモリからの読出しデー
タと出力回路からの読出しデータとの内容の一致／不一
致を比較する比較器とから構成することができる。

【００１０】

【作用】通常時はセレクタ１０４はアドレスカウンタ１
０１の出力アドレスを選択してプログラム格納メモリ１
０２からプログラムの命令を読み出し実行しているが、
このアドレスカウンタ１０１の更新周期よりも長い検査
用アドレスカウンタ１０３の更新周期で、検査用アドレ
スカウンタ１０３からのアドレスを選択してプログラム
格納メモリ１０２からプログラムの命令を読み出し、そ
れを出力回路１０５経由で検査手段１０６に送って、そ
の内容が正常か否かを検査する。

【００１１】上述の検査手段１０６による検査の仕方と
しては、例えば、検査用アドレスカウンタ１０３の出力
アドレスを用いて、プログラム格納メモリ１０２と同一
プログラムを同一アドレスに格納する検査用プログラム
格納メモリからプログラムの命令を読み出し、それを比
較器で出力回路１０５経由のプログラム格納メモリ１０
２から読み出した命令と内容の一致／不一致を比較し、
それよりプログラムの正常／異常を検査することができ
る。

【００１２】あるいは上述の検査手段１０６による検査
の仕方としては、第２の検査用アドレスカウンタからの
出力アドレスを用いて検査用プログラム格納メモリから
プログラム命令を読み出し、それを比較器で出力回路１
０５経由のプログラム格納メモリ１０２から読み出した
命令と内容の一致／不一致を比較し、それよりプログラ
ムの正常／異常を検査することができる。

【００１３】

【実施例】以下、図面を参照して本発明の実施例を説明
する。図２には本発明の一実施例としてのプログラム制
御形処理装置のプログラム検査装置が示される。このプ
ログラム制御形処理装置は、マイクロプロセッサあるい
はＤＳＰ等の素子を含むハードウェア回路からなる。

【００１４】図２において、プログラムカウンタ１は実
行する命令を読み出す際のアドレス指定を行うためのカ
ウンタであって、クロックＣＬＫの周期で更新される。

【００１５】カウンタ３はプロセッサ内部のクロックＣ
ＬＫに基づいてプログラムカウンタ１の更新周期よりも
長い一定周期を生成するためのもので、例えばクロック
ＣＬＫの２５６回に対して１回のイネーブルパルスＥＮ
１を出力する。

【００１６】検査用プログラムカウンタ２はプログラム
内容の検査用に命令を読み出す際のアドレス指定を行う
ためのカウンタであって、カウンタ３からのイネーブル
パルスＥＮ１によりインクリメントされる。

【００１７】セレクタ４は、通常時にはプログラムカウ
ンタ１の出力アドレスＡＤＲ１を選択しているが、カウ
ンタ３からイネーブルパルスＥＮ１が出力されたときに
は検査用プログラムカウンタ２の出力アドレスＡＤＲ２
を選択してプログラム格納メモリ５にアドレス信号ＡＤ
Ｒとして送出する回路である。

【００１８】プログラム格納メモリ５はＲＡＭからな
り、一連の命令からなるプログラムを格納する。このプ
ログラム格納メモリ５の内容は外部からの制御で書換え
可能である。

【００１９】命令デコーダ６はプログラム格納メモリ５
から読み出した命令をデコードする回路である。この命
令デコーダ６はカウンタ３からイネーブルパルスＥＮ１
を受信したときにはその動作を停止するように構成され
ている。

【００２０】シーケンス制御部７は命令デコーダ６でデ
コードされた命令に基づいてシーケンス制御を実行する
回路である。このシーケンス制御部７はカウンタ３から
イネーブルパルスＥＮ１を受信したときにはその動作を
停止するように構成されている。

【００２１】フリップフロップ８はカウンタ３からイネ
ーブルパルスＥＮ１を受信したタイミングで、プログラ
ム格納メモリ５から読み出された命令を取り込んで保持
し、プロセッサ外部に送出する回路である。

【００２２】外部プログラム格納メモリ９は、プログラ
ム格納メモリ５に格納されているプログラムと同一内容
のプログラムを同じアドレス位置に格納しているメモリ
であり、ＲＯＭあるいは電気消去形ＲＯＭ（ＥＥＰＲＯ
Ｍ）などの電気的に安定な記憶素子で構成されている。
この外部プログラム格納メモリ９にはアドレス信号とし
て検査用プログラムカウンタ２からの出力アドレスＡＤ
Ｒ２が入力されている。

【００２３】比較器１０はフリップフロップ８を経由し
て読み出されるプログラム格納メモリ５の命令と外部プ
ログラム格納メモリ９から読み出される命令とを比較し
てその一致／不一致を判定する回路であり、その比較結
果は一致であればプログラム正常、不一致であればプロ
グラム異常を示す信号となる。

【００２４】以下、この実施例装置の動作を説明する。
プログラム命令を実行する通常時の動作は、プログラム
カウンタ１がクロックＣＬＫの周期で更新されるアドレ
スＡＤＲ１を発生し、このアドレスＡＤＲ１がセレクタ
４を介してプログラム格納メモリ５にアドレス入力さ
れ、それによりプログラム格納メモリ５から読み出され
た命令が命令デコーダ６に入力されてデコードされ、そ
のデコードされた内容に従ってシーケンス制御部７がプ
ログラムを実行するというものである。

【００２５】さて、クロックＣＬＫの２５６回の入力に
１回の周期でカウンタ３からイネーブルパルスＥＮ１が
出力されると、このイネーブルパルスＥＮ１の入力時に
はセレクタ４が検査用プログラムカウンタ２側入力に切
り換わり、よって検査用プログラムカウンタ２からのア
ドレスＡＤＲ２がセレクタ４を通ってプログラム格納メ
モリ５にアドレス入力される。

【００２６】ここで、検査用プログラムカウンタ２はこ
のイネーブルパルスＥＮ１によって一つずつカウントア
ップされるものであるから、アドレスＡＤＲ２は２５６
個のクロックＣＬＫ周期で更新されるアドレス信号とな
る。

【００２７】このアドレスＡＤＲ２によりプログラム格
納メモリ５から読み出されて命令はフリップフロップ８
に取り込まれて保持され、さらにプロセッサ外部の比較
器１０に送出される。このときにプログラム格納メモリ
５から読み出された命令は、プロセッサが処理している
本来のプログラム命令とは無関係なものになるから、こ
れを実行してしまうとプロセッサの誤動作となるので、
命令デコーダ６とシーケンス制御部７はカウンタ３から
イネーブルパルスＥＮ１が出力されたときにはその動作
を停止する。

【００２８】外部プログラム格納メモリ９はイネーブル
パルスＥＮ１が発生されたタイミングで、検査用プログ
ラムカウンタ２からのアドレスＡＤＲ２をアドレスとし
て格納プログラムの命令を読み出して比較器１０に送出
する。ここで、外部プログラム格納メモリ９の読出しア
ドレスとプログラム格納メモリ５の読出しアドレスは同
じものとなるので、外部プログラム格納メモリ９から読
み出した命令はプログラム格納メモリ５から読み出した
命令と内容が一致したものとなる。

【００２９】比較器１０は両者の内容を比較してその一
致／不一致を判定する。通常は両者の内容は同じなので
一致出力を出し続ける。しかし、何らかの原因でプログ
ラム格納メモリ５の内容が破壊されていると、そのタイ
ミング（そのアドレスＡＤＲ２のタイミング）で、比較
器１０は両者の不一致を検出して不一致信号を出力する
ことになり、それによりプログラムの異常を検出するこ
とができる。

【００３０】このように、この実施例装置では、本来の
プログラム実行処理のための命令読出し周期とは別の一
定周期で、かつそのプログラム実行処理の内容とは無関
係に、プログラム格納メモリからプログラム命令を読み
出してその内容の正常／異常を検査することができるの
である。

【００３１】本発明の実施にあたっては種々の変形形態
が可能である。図３にはかかる変形例としてのプログラ
ム制御形処理装置のプログラム検査装置が示される。こ
の変形例装置は、プログラムの正常／異常検査のために
プロセッサから引き出す信号の数を削減することで、プ
ロセッサの入出力ピンの数を削減しようというものであ
る。

【００３２】図３において、前述の図２の実施例と同じ
回路要素には同じ参照番号が付されている。相違点とし
て、プロセッサ外部に、カウンタ３と同じ周期の外部カ
ウンタ１１と、検査用プログラムカウンタ２と同じ構成
の外部検査用プログラムカウンタ１２とを設け、外部カ
ウンタ１１にはクロックＣＬＫを入力し、そのカウント
周期終了時（２５６クロックＣＬＫ）の出力パルスで外
部検査用プログラムカウンタ１２をインクリメントする
ようにする。またカウンタ３、外部カウンタ１１、検査
用プログラムカウンタ２、外部検査用プログラムカウン
タ１２はリセット信号により同時にリセットされるよう
に構成する。

【００３３】この変形例装置の動作を説明する。まず、
プログラムの先頭から処理を開始する必要があるため、
リセット信号が入力される。このリセット信号によりカ
ウンタ３、外部カウンタ１１、検査用プログラムカウン
タ２、外部検査用プログラムカウンタ１２が全てリセッ
トされて初期状態が同じになる。これにより検査用プロ
グラムカウンタ２と外部検査用プログラムカウンタ１２
は同じタイミングで出力アドレスがインクリメントされ
ることになるので、プログラム格納メモリ５に入力され
る検査用アドレスＡＤＲ２と外部プログラム格納メモリ
９に入力されるアドレスは同じ値となり、よって両メモ
リから同じ命令が読み出されることになる。他の動作に
ついては前述の実施例と同じである。

【００３４】このようにすることで、変形例装置ではプ
ロセッサから外部への信号線の引き出す数を削減するこ
とができる。

【００３５】なお、信号線の引き出す数を更に削減する
方法として、プロセッサの本来のデータバスを用いて、
フリップフロップ８から比較器１０にデータを与えるよ
うにすることが可能である。図４にはかかる変形例が示
される。図中、図３の実施例と同じ回路要素には同じ参
照番号が付されている。相違点として、プロセッサ１３
からのデータ信号をセレクタ１４を介してデータバスに
出力するようにし、セレクタ１４の他方の入力端にはフ
リップフロップ８の出力信号を入力し、このデータバス
上のデータを取り込むフリップフロップ１５を設け、こ
のセレクタ１４とフリップフロップ１５の動作をカウン
タ３のイネーブルパルスＥＮ１を用いて制御するもので
ある。

【００３６】すなわち、セレクタ１４は通常はプロセッ
サ１３からのデータ信号を選択しているが、イネーブル
パルスＥＮ１が出力されると、フリップフロップ８の出
力信号を選択してデータバスに送出し、一方、フリップ
フロップ１５はそのタイミングでデータバス上のデータ
（すなわちフリップフロップ８の出力データ）を取り込
んで比較器１０に送出する。

【００３７】

【発明の効果】以上に説明したように、本発明によれ
ば、プログラム格納にＲＡＭを用いるハードウェア構成
のメリットを生かしつつ、ソフトウェアに負担をかける
ことなくプログラム内容の正常性を検査できるようにな
り、プログラムの信頼性が向上する。

【図面の簡単な説明】

【図１】本発明に係る原理説明図である。

【図２】本発明の一実施例としてのプログラム制御形処
理装置のプログラム検査装置を示す図である。

【図３】本発明の他の実施例としてのプログラム制御形
処理装置のプログラム検査装置を示す図である。

【図４】本発明のまた他の実施例としてのプログラム制
御形処理装置のプログラム検査装置を示す図である。

【符号の説明】

１ プログラムカウンタ ２ 検査用プログラムカウンタ ３ カウンタ ４ セレクタ ５ プログラム格納メモリ ６ 命令デコーダ ７ シーケンス制御部 ８ フリップフロップ ９ 外部プログラム格納メモリ １０ 比較器 １１ 外部カウンタ １２ 外部検査用プログラムカウンタ １３ プロセッサ １４ セレクタ １５ フリップフロップ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ランダムアクセスメモリからなるプログ
   ラム格納メモリ（１０２）に格納されたプログラムをア
   ドレスカウンタ（１０１）でアドレッシングして読み出
   し実行するプログラム制御形処理装置において、 該アドレスカウンタの更新周期よりも長い周期で更新さ
   れる検査用アドレスカウンタ（１０３）と、 通常時には該アドレスカウンタのアドレスを選択し該検
   査用アドレスカウンタの更新周期時には該検査用アドレ
   スカウンタのアドレスを選択して該プログラム格納メモ
   リに送出するセレクタ（１０４）と、 該検査用アドレスカウンタで読み出された該プログラム
   格納メモリの読出しデータを取り出して出力する出力回
   路（１０５）と該出力回路で取り出されたプログラムの
   内容の正常性を検査する検査手段（１０６）とを備えた
   プログラム制御形処理装置のプログラム検査装置。
2. 【請求項２】 該検査手段は、 該プログラム格納メモリに格納されたプログラムと同じ
   内容のプログラムを同じアドレス位置に格納して該検査
   用アドレスカウンタでアドレッシングされる検査用プロ
   グラム格納メモリと、 該検査用プログラム格納メモリからの読出しデータと該
   出力回路からの読出しデータとの内容の一致／不一致を
   比較する比較器とからなる請求項１記載のプログラム制
   御形処理装置のプログラム検査装置。
3. 【請求項３】 該検査手段は、 該検査用アドレスカウンタと同じ更新周期を持ちそれと
   同期して更新される第２の検査用アドレスカウンタと、 該プログラム格納メモリに格納されたプログラムと同じ
   内容のプログラムを同じアドレス位置に格納して該第２
   の検査用アドレスカウンタでアドレッシングされる検査
   用プログラム格納メモリと、 該検査用プログラム格納メモリからの読出しデータと該
   出力回路からの読出しデータとの内容の一致／不一致を
   比較する比較器とからなる請求項１記載のプログラム制
   御形処理装置のプログラム検査装置。