JPH0662199A

JPH0662199A - 読取装置

Info

Publication number: JPH0662199A
Application number: JP4206918A
Authority: JP
Inventors: Nobuo Ogawa; 信夫小川; Yoshio Tabata; 良雄田端
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-08-04
Filing date: 1992-08-04
Publication date: 1994-03-04

Abstract

(57)【要約】【目的】読取装置に関し、副走査の停止／再開を行う
際に同一ラインの重複読み，読み飛ばし等を防止するこ
とを目的とする。【構成】ＣＣＤリニアイメージセンサで読み取ったデ
ータをバッファに格納しつつ、ハンドシェイク方式によ
り転送する読取装置であって、ＣＣＤの蓄積時間および
転送制御の基準となるシフトパルス中でバッファフルを
検出した場合、当該シフトパルスの後縁または次のシフ
トパルスの後縁をバッファ・フル解除を検出するまで該
シフトパルスの周期単位で引き延ばすように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＣＣＤリニアイメージ
センサ（以下ＣＣＤと称する）を用いて原稿を読取る読
取装置の改良に関する。

【０００２】ＣＣＤを用いた読取装置では、使用する光
源の光量に応じて決まる電荷蓄積時間を周期とし、この
周期ごとにシフトパルスを与えてＣＣＤの電荷蓄積部
（フォトセル）に蓄積された電荷を電荷転送部へシフト
するとともに、次の周期で電荷転送部内を順次転送させ
ることにより１ラインのイメージデータを読取ってお
り、同時に副走査を行うことにより、原稿の読取りを行
っている。

【０００３】このライン読取りと副走査の関係におい
て、従来のデジタルコピアや高速イメージスキャナで
は、副走査のジッタを減らすため、このライン読取り周
期より短いパルス周期で独立に副走査用のモータを駆動
し、電荷蓄積中でも移動している状態で読取り動作を行
っている。

【０００４】しかし、近年のごとく読取装置がパソコン
等に接続されるようになると、ＳＣＳＩやＲＳ２３２Ｃ
のような非同期のインタフェースが使用されるようにな
り、ハンドシェーク制御等により相手先の応答を待たな
ければならない。このため、読取ったデータを一時的に
格納するバッファメモリがフル状態になる場合が生じて
副走査を停止しなければならず、上記のようなライン読
取りとモータ駆動とが独立に制御される読取装置では、
このような場合に連続的にラインを読取ることが困難と
なる。

【０００５】このため、バッファ状態に対応してライン
読取りと同期して副走査用のモータの停止／起動を行う
とともに、同じラインが２度読みされたり、逆にライン
が抜けたりしない読取装置が求められている。

【０００６】

【従来の技術】図６は従来例の構成図、図７は従来例の
動作タイムチャート図である。図６は、読取ったイメー
ジデータを外部装置に転送するインタフェースとして、
ＳＣＳＩ, ＲＳ２３２Ｃ等の非同期インタフェースを使
用した読取装置の構成例を示したものである。

【０００７】図６において、光源15より発した光線はミ
ラー17により反射した後、読取媒体（原稿)14 を照射す
る。読取媒体14からの反射光は、ミラー16により反射し
てCCD 1 に電荷として蓄積される。図６に示すこの光学
系40は、読取りラインに対して直角な方向を示したもの
で、光源15、ミラー17, 16、CCD 1 はライン方向に所定
の長さを持ち、これらが一体としてステッピングモータ
13によりラインに対して直角方向に移動（副走査）す
る。このようにしてCCD 1 に入射した光は、CCD1 の電
荷蓄積部に電荷として蓄積され、タイミング発生器10a
が発生する所定周期のシフトパルスＳＨを与えることに
より、CCD 1 の電荷転送部にシフトされた後、タイミン
グ信号Φ1,Φ2 により、図７に示すように、順次ライン
方向に転送されてＶout として出力される。

【０００８】このＶout は、増幅器２により増幅された
後Ａ／Ｄ変換器３でディジタル多値データに変換され、
この多値データまたは２値化回路４，およびＳ／Ｐ変換
器５により生成される２値データのいずれかが、指定に
より切替器６により切り替えられて、バッファメモリ７
に格納される。なお、バッファメモリ７への格納は、図
示省略したが、例えば２値データの場合、マイクロプロ
セッサＭＰＵ12a の指示に基づき、タイミング発生器11
a から送出されるＤＭＡリクエストDREQ1 により、ＤＭ
Ａコントローラ９がＳ／Ｐ変換器５からバッファメモリ
７に対してＤＭＡ転送を行って格納する。なお、副走査
は、ＭＰＵ12a がステッピングモータ13を駆動して次の
読取りラインに光学系40を移動させるが、ライン読取り
と同期させる場合は、例えばシフトパルスＳＨの割込み
時に１ライン分移動させる。このようにして読取媒体14
がライン走査されつつ副走査されてそのイメージデータ
が順次バッファメモリ7 に格納される。

【０００９】一方、I/F コントローラ８は、上記読取中
に、ＤＭＡコントローラ７にＤＭＡリクエストDREQ0 を
送出して、バッファメモリ７に格納されたイメージデー
タを転送させ、所定のプロトコルに基づくハンドシェー
ク制御により、パソコン等に転送する。ここで、ＤＭＡ
コントローラ９は、図示省略したが、格納アドレスカウ
ンタと読出しアドレスカウンタとを具備し、DREQ 1によ
り、格納アドレスカウンタの指示するアドレスに読取っ
たイメージデータを格納単位に格納するとともに、その
都度格納アドレスカウンタを＋１し、またDREQ0 によ
り、読出しアドレスカウンタの指示するデータを読出し
単位に読出しするとともに、その都度読出しアドレスカ
ウンタを＋１する。そして、バッファメモリ７をラップ
アランドで繰り返し使用するとともに、読出しアドレス
と格納アドレスとの差が所定値以内になるとバッファ・
フルを発生する。

【００１０】図７は以上の動作のタイムチャートを示し
たもので、シフトパルスＳＨの立ち上がりでＭＰＵ12a
に割込みが発生し、ＭＰＵ12a はこの割込みにより、ス
テッピングモータ13のモータコイルＡ，Ａバー，Ｂ，Ｂ
バーを順次制御して、１ラインづつ光学系40を移動させ
る。一方CCD 1 では、シフトパルスSHの基底持続期間
（シフトパルスの後縁から次のシフトバルスの前縁まで
の期間）内で読取媒体14からの反射光が電荷として蓄積
されると同時に、このシフトパルスＳＨによりCCD 1 に
蓄積された電荷がCCD 1 の電荷転送部へシフトされ、タ
イミング信号Φ1,Φ2 により電荷転送部内を転送されて
Ｖout として出力される。

【００１１】

【発明が解決しようとする課題】前述した従来例では、
バッファメモリ７に格納したイメージデータは、転送先
装置からの応答を受信しつつ、転送単位に転送するが、
応答が遅れてデータ転送を待機する場合でも読取り動作
は継続されている。このため、容量に限りのあるバッフ
ァメモリ７はそのうちフル状態（図７のt0）になる。こ
のため、ステッピングモータ13を、その慣性を考慮しな
いですむような比較的低速な自起動領域で動作させ、シ
フトパルスＳＨの割込み時（t1) にバッファ・フルであ
れば、モータ駆動を停止し、バッファ・フルが解除され
た(t2)後の次のシフトパルスＳＨの割込み時(T3)に、モ
ータ駆動を開始するように制御すれば、ラインの読み飛
ばしを防止することができるが、図７の４ラスタ目とし
て示したように、２度読みが発生する。

【００１２】このように、ハンドシェーク制御を行うイ
ンタフェースの場合、転送先装置の応答によってはバッ
ファ・フルが発生し、モータの停止／再開制御を行わね
ばならないが、同時に読取りデータとの同期をとらねば
ならない。

【００１３】本発明は、読取りの途中で停止／再開制御
を行う読取装置において、重複読み、読み飛ばしを防止
しつつ、できるだけ高速に読取りが可能な読取装置を提
供することを目的とする。

【００１４】

【課題を解決するための手段】図１の本発明の原理図に
おいて、40は光学系で、光源15により読取媒体14を照射
し、その反射光を受光する。１はＣＣＤリニアイメージ
センサ（以下CCD)で、所定蓄積期間に光電変換された電
荷を蓄積する電荷蓄積部43と、電荷蓄積部43からシフト
バルスSH中（パルス持続期間中）にシフトされた電荷を
シリアルに転送し出力する電荷転送部44とを備える。７
はバッファメモリで、読み取ったイメージデータが一次
格納された後、ハンドシェイク方式により外部装置に送
転送される。10はタイミング発生器で、前記電荷をシフ
トさせるための所定の時間幅を持ち、且つ電荷蓄積時間
に応じた所定周期を持つシフトパルスSHを発生するとと
もに、シフトパルスSH持続期間中の所定時点において、
バッファメモリ７の使用量が一定量に達したバッファ・
フルの場合は、当該シフトパルスSHまたは次のシフトパ
ルスSHの後縁を、バッファ・フルが解除されるまで前記
所定周期単位に引き延ばす。

【００１５】なお、42は格納手段で、CCD 1 から出力さ
れる電荷を所定のイメージデータに変換するとともに、
該イメージデータのうち、シフトパルスSHの後縁を基準
とした所定時間内のイメージデータをバッファメモリ７
に格納する。そして、シフトパルスの後縁が引き延ばさ
れる場合は、そのシフトパルスSHの直前の蓄積期間に蓄
積された電荷に対応するイメージデータの該バッファメ
モリへの格納を禁止する。41は移動制御手段で、少なく
とも前記所定時点以降において、読取媒体14または光学
系40の移動機構45を読取り単位に移動制御するととも
に、該制御時点でバッファ・フルの場合は当該シフトパ
ルス中における移動制御を中止する。

【００１６】

【作用】タイミング発生器10は、所定の周期で所定幅の
シフトパルスSHを発生するが、そのシフトパルスSH持続
期間中（その間電荷蓄積部43から電荷転送部44へ電荷が
シフトされる）の所定時点でバッファ・フルか否かを判
別し、バッファ・フルのときは、バッファ・フルが解除
されるまで、当該シフトパルスの後縁または次のシフト
パルスの後縁を、シフトパルスSHの周期単位で引き延ば
す。

【００１７】移動制御手段41は、少なくとも前記所定時
点以降で移動機構を制御して次の読取り位置に移動する
が、その制御時点でバッファ・フルの場合は、その移動
制御を中止する。

【００１８】格納手段42は、当該シフトパルスSHの前の
基底持続期間（以下蓄積期間と称する）で蓄積され、次
の蓄積期間でCCD １より出力されるイメージデータをシ
フトパルスSHの後縁を基準としてバッファ・メモリ７に
格納するが、その後縁が引き延ばされる場合は、そのシ
フトパルスの直前の蓄積期間に蓄積された電荷およびそ
のシフトパルス中にシフトされた電荷に対応するイメー
ジデータの該バッファメモリ７への格納を禁止する。

【００１９】図１の場合で説明すれば、シフトパルスSH
の前縁でバッファ・フルか否かを判別し、バッファ・フ
ルの場合は、そのシフトパルスの後縁を引き延ばしてい
る。そして、その時点における移動制御（モータ制御）
を中止し、且つ電荷蓄積期間ｎで蓄積された電荷の転
送、即ちバッファメモリ７への転送を禁止している。

【００２０】さらに説明を加えると、シフトパルスSHの
後縁を引き延ばすと、直前の蓄積期間で蓄積されて電荷
転送部44内を転送している電荷に対し、引き延ばされた
期間に蓄積される電荷がシフトされて正しい電荷量が得
られないことになるから、格納手段42の前記禁止処理に
よってこの転送中の電荷を無効とする。また、バッファ
・フルが最初に検出されたときのみ移動制御を中止する
と、当該シフトパルスの後縁を引き延ばす場合は、バッ
ファ・フルが解除されたときは前回の読取り位置から読
取りが開始されることになり、次のシフトパルスの後縁
を引き延ばす場合は、直前の蓄積期間で蓄積された電荷
は有効とされ、且つその引き延ばしたシフトパルス中で
は移動処理が行われるので、バッファ・フルが解除され
たときは、次の読取り位置より読取りが開始されること
になる。

【００２１】以上のごとく、非同期インタフェースを用
い、バッファメモリ７の格納状態で読取りの停止／再開
を行う読取装置において、重複読み、読み飛ばしを防止
しつつ高速に停止／再開に対応させることが可能とな
る。

【００２２】

【実施例】図１は本発明の原理図、図２は一実施例の構
成図、図３は一実施例のタイミング発生器構成図、図４
はタイミング信号タイムチャート図、図５は実施例の動
作タイムチャート図である。

【００２３】本実施例では、シフトパルスSHの前縁でバ
ッファ・フルのとき、タイミング発生器が１周期おいた
次のシフトパルスSHの後縁を引き延ばし、シフトパルス
SHの後縁の割り込みにより、プロセッサがバッファ・フ
ルか否かを判別して、対応するモータ制御および格納制
御を行う例を示す。

【００２４】図２において、10はタイミング発生器で、
CCD 1 の電荷転送部44（図１）における転送制御を行う
タイミング信号Φ１，Φ２、電荷蓄積部43から電荷転送
部44へ蓄積した電荷をシフトするシフトパルスSH等を発
生する。そして後述するように、バッファ・フル（＊Bu
ffer EmptyがＨレベル、以下負論理を＊で表す。図では
符号上のバー記号で負論理を表す）の条件でシフトパル
スＳＨの後縁を引き延ばす遅延回路18を備える。11はタ
イミング発生器で、タイミング発生器10の発生するクロ
ックに同期して、ＭＰＵ12からのＤＭＡ開始指示によ
り、ＤＭＡ転送を行うためのタイミング信号DREQ 1等を
発生する。21は立ち下がり検出部で、シフトパルスSHの
後縁を検出してＭＰＵ12に割込みを発生する。12はマイ
クロプロセッサＭＰＵで、本読取装置の各部を制御して
読取制御を遂行する機能の他に、シフトパルスSHの後縁
の割込み時に、タイミング発生器11にＤＭＡ開始指令を
発するＤＭＡ転送制御機能、ステッピングモータ13を制
御するモータ制御部19等を備える。なお、フラグ20はＤ
ＭＡ開始指令を出力（オフ時）するか否か（オン時）を
判別するために設けられたものである。その他、全図を
通じて同一符号は同一対象物を表す。

【００２５】ここで、光学系40は、図１または図２に示
すように、光源15, ミラー16, 17,CCD 1 等より構成さ
れるもので、従来例で説明したように、ミラー16からの
反射光は電荷としてCCD 1 の電荷蓄積部43に蓄積され、
この蓄積された電荷が、シフトパルスSHの持続期間中に
電荷転送部44にシフトされた後、次の電荷蓄積時間内に
おいて、タイミング信号Φ１，Φ２によって電荷転送部
44内を転送されて、Ｖout として出力される。

【００２６】また、移動機構45は、この光学系40を読取
媒体14に対し平行に移動可能に構成し、且つ１ライン読
取りごとにステッピングモータ13により次のライン位置
に移動するように構成したものである。なお、移動機構
45としては、この他に読取媒体14を移動するようにした
ものであってもよく、また、図示省略したが、CCD 1を
固定し、光源とミラーとを２：１の速度で読取媒体14に
対し平行に移動するように構成したものであってもよ
い。

【００２７】図３は、タイミング発生器10の回路例を示
したものである。図３において、クロック発振器Ｘtal
22によりクロックCLK を発生し、Ｄタイプ・フリップフ
ロップ（以下D-FFと称する）23によりCLK を1/2 に分周
した2XCLK を発生して各論理回路を制御する。D-FF24〜
D-FF27は、４段のジョンソンカウンタ（リングカウン
タ）を構成し、４個のクロック2XCLK を計数して、図４
に示すように、CCD 1 内の電荷を内部転送するためのタ
イミング信号Φ1,Φ2 （それぞれ１画素転送）を発生す
る。

【００２８】D-FF 34, D-FF 35は２段のジョンソンカウ
ンタで、転送画素数（Φ1,Φ2 の数) に対応するCounte
r Clock を発生する。同時に、D-FF 34 のＱ出力から、
図４に示すように、シフトパルスＳＨのΦ１，Φ２に対
する出力タイミング，および後縁を引き延ばさない通常
時のシフトパルス幅を設定するための基本出力*BSHが出
力される。カウンタCNT 36は、前述のCounter Clock を
カウントする。これにより、CCD 1 の電荷転送部44から
出力される電荷の画素数がカウントされる。ここで、ラ
ッチ回路LACH 38 には１ライン分の画素数（CCD １の画
素数) が予めセットされており、比較回路CMP 37におい
て、転送画素数(CNT 36 のカウント数)とLACH 38 に設
定されている１ライン分の画素数とが一致（このときシ
フトパルスSHの周期と一致）したとき、CMP 37から一致
出力＊CPが次のCouter Clockの立ち上がり迄の間出力さ
れる。これにより、このタイミングの＊BSH がノア回路
32から SHO（通常のパルス幅を持つシフトパルス）とし
て出力される。そして、D-FF 29 のＱ出力が"0" 、つま
り、後述するように、バッファ・エンプティのときは、
２×（2XCLK の周期）の時間幅で、且つ（LACH 38 に設
定された数）×（2XCLK の周期）の繰り返し時間を持つ
上記SHO がシフトパルスSHとしてオア回路30より出力さ
れる。

【００２９】一方、バッファ・フルのときは、遅延回路
18により、シフトパルスSHの後縁がシフトパルスSHの周
期を単位として引き延ばされる。いま、＊Buffer Empty
がＨレベル"1" のとき（バッファ・フルのとき) 、D-FF
28 ，D-FF 29 のクロックとしてSHO が用いられている
から、D-FF 29 のＱ出力（*BE2) が次の周期のSHO の立
ち上がり(t2)から"1" に保持される。そしてバッファ・
フルが解除され、且つ*BSHが"0" のとき(t3)、ノア回路
31により、＊CLが"0" となり、D-FF 28 ，D-FF29 がク
リア(*BE2 が"0" ) される。このクリアされるタイミン
グ(t3)がシフトパルスＳＨの後縁（立ち下がり) とな
る。このとき、D-FFの＊Ｑが"1" となるので、同時にCN
T 36が＊CLによりクリアされて転送画素数のカウント
（次のシフトパルスの周期のカウント）が新たに開始さ
れる。

【００３０】以上の構成において、以下のような動作が
行われる。図５参照バッファ・フルが発生しない通常の場合、シフトパルス
SHは前述したSH0 のパルス幅で、且つ所定の周期で発生
される。このシフトパルスSHは、CCD 1 とともに立ち下
がり検出部21に入力され、その後縁が検出されてＭＰＵ
12に割り込みを発生する。この割り込みにより、ＭＰＵ
12は、ＤＭＡコントローラ９から通知されるバッファ状
態を判別し、バッファ・フルでない場合は、モータ制御
（ステッピングモータ13のモータコイルＡ，Ａバー，
Ｂ，Ｂバーを順次制御して、１ラインづつ光学系40を移
動するとともに、フラグ20がオフのときはＤＭＡ開始指
令を発してCCD 1 から出力されるイメージデータをバッ
ファメモリ７に格納させる。

【００３１】ここで、バッファ・フルが時刻ｔ０で発生
し、時刻t2まで持続した場合、タイミング回路10におい
て、シフトパルスSH−の次のシフトパルスSH−の後
縁が引き延ばされる。そして、ＭＰＵ12はシフトパルス
SH−の割り込み時（ｔ１）にバッファ・フルであるこ
とを認識し、モータ制御を中止する。このときフラグ20
はオフであるから、ＤＭＡ転送指令を出力した後、フラ
グ20をオンにする。以上により、ラスタｎ＋２のイメー
ジデータがバッファメモリ７に格納され、読取り位置
は、ラスタｎ＋２の位置のままに保持される。

【００３２】時刻ｔ２でバッファ・フルが解除される
と、次のシフトパルスSH−の後縁が１周期分引き延ば
され、この後縁の時刻ｔ４で、ＭＰＵ12は、バッファ・
フルが解除されたことを認識し、モータ制御を行って１
ラスタ分移動した後、フラグ20がオンであるからＤＭＡ
転送開始指令は出力せずに、フラグ20をオフにする。そ
して次のシフトパルスSHの割り込み時では、フラグ20が
オフであるから、ＤＭＡ転送指令を出力する。この結
果、シフトパルスの後縁が引き延ばされたシフトパルス
SH−の直前の蓄積期間で蓄積されたラスタ（ｎ＋３）
のデータ、およびシフトパルスSH−期間中に蓄積さ
れ、且つ転送出力されたデータは無効とされて、バッフ
ァメモリ７には転送されないことになる。

【００３３】以上により、バッファ・フルが解除される
まで、次のシフトパルスSHの後縁が引き延ばされて、バ
ッファメモリ７へのＤＭＡ転送が禁止され、且つモータ
制御が中止されるから、データの２度読みを防止するこ
とができる。

【００３４】以上の実施例は、バッファ・フルが検出さ
れた時点で蓄積された電荷をバッファに転送した後、副
走査を中止する例を示したが、その電荷は転送せず、且
つ副走査を中止し、読取り再開時には前回停止した時点
の読取り位置から読取りを再開する方法でも同じ効果が
期待できる。この場合は、シフトパルスSHでバッファ・
フルを検出したとき、図１に示すように当該シフトパル
スの後縁を周期単位に引き延ばす。これにより、蓄積済
の電荷は、引き延ばした期間にシフトされる電荷と重畳
されて真のイメージデータとは相違するから、ＤＭＡ転
送指令を出力しない。そして再開時は、前述の実施例の
ように、バッファ・フル解除で読取りを再開するが、こ
のときは、モーター制御は行わず、前回の読取り位置か
ら読取りを開始する。

【００３５】なお、上記実施例では、シフトパルスの後
縁で割込みを発生してモータ制御，格納制御等を行った
が、シフトパルスの前縁でモータ制御を行ってもよいこ
とは勿論であるが、シフトパルスSHの後縁が引き延ばさ
れる条件で行われることが必要である。

【００３６】以上のごとく、バッファ・フルが発生した
とき、シフトパルスの後縁を引き延ばす簡単な回路構成
により、容易にモータ制御とライン読取りを同期させる
ことができる。

【００３７】

【発明の効果】以上説明したように、本発明は、ハンド
シェーク制御により読取ったイメージデータを受け渡す
読取装置において、CCD ラインイメージセンサに印可す
るシフトパルスの後縁をバッファ・フルが解除されるま
で引き延ばすようにし、このシフトパルス中で、モータ
駆動およびデータ読取りの禁止および解除を行うように
したため、バッファ・フルが発生して副走査を停止して
も、データの重複読み等を防止できる効果がある。

【図面の簡単な説明】

【図１】本発明の原理図

【図２】一実施例の構成図

【図３】一実施例のタイミング発生器構成図

【図４】タイミング信号タイムチャート図

【図５】実施例の動作タイムチャート図

【図６】従来例の構成図

【図７】従来例の動作タイムチャート図

【符号の説明】

１リニアイメージセンサＣＣＤ２増幅器３Ａ／Ｄ変換器４２値化回路５Ｓ／Ｐ変換器６切替器７バッファメモリ８Ｉ／Ｆコントローラ９ＤＭＡコントローラ 10 タイミング発生器 10a タイミング発生器 11 タイミング発生器 11a タイミング発生器 12 マイクロプロセッサユニットＭＰＵ 12a マイクロプロセッサユニットＭＰＵ 13 ステッピングモータ 14 読取媒体 15 光源 16〜17 ミラー 18 遅延回路 19 モータ制御部 20 フラグ 21 立ち下がり検出部 22 発振器Ｘｔａｌ 23〜29 Ｄタイプ・フリップフロップＤ・ＦＦ 30 オア回路 31 オア回路 32 ノア回路 33 ナンド回路 34〜35 Ｄタイプ・プリップフロップＤ・ＦＦ 36 カウンタＣＮＴ 37 比較回路ＣＭＰ 38 ラッチ回路ＬＡＣＨ 40 光学系 41 モータ制御手段 42 格納手段 43 電荷蓄積部 44 電荷転送部 45 移動機構

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/04 １０３Ｚ 7251−5Ｃ

Claims

【特許請求の範囲】

【請求項１】読取媒体(14)を照射する光学系(40)と、
該読取媒体からの反射光を電荷として所定時間蓄積する
電荷蓄積部、および蓄積された該電荷がシフトされ、且
つシフトされた該電荷をシリアルに転送し出力する電荷
転送部を備えたＣＣＤリニアイメージセンサ(1) と、所
定の時間幅で、且つ所定周期を持ち前記電荷をシフトさ
せるシフトパルス（SH) を発生するタイミング発生器(1
0)と、該ＣＣＤリニアイメージセンサから出力される該
電荷を所定のイメージデータに変換するとともに、該イ
メージデータのうち、該シフトパルスの後縁を基準とし
た所定時間内のイメージデータを該バッファメモリ(7)
に格納する格納手段(42)と、読取媒体(14)もしくは該光
学系を移動する移動機構(45)を制御する移動制御手段(4
1)とを有し、前記出力されたイメージデータを該バッフ
ァメモリに格納しつつ、外部装置に対しハンドシェイク
方式により出力する読取装置であって、該タイミング発生器(10)は、該シフトパルス持続期間中
の所定時点において、前記バッファメモリの使用量が一
定量に達したバッファ・フルか否かを判別し、バッファ
・フルの場合は、当該シフトパルスの後縁または次のシ
フトパルスの後縁をバッファ・フル解除を検出するまで
前記所定周期単位に引き延ばすものであることを特徴と
する読取装置。
【請求項２】該移動制御手段(41)は、少なくとも該所
定時点以降において、該移動機構を読取り単位に移動制
御するとともに、その制御時点でバッファ・フルの場合
は当該シフトパルス中における移動制御を中止するもの
であることを特徴とする請求項１記載の読取装置。
【請求項３】該格納手段(42)は、シフトパルスの後縁
が引き延ばされる場合は、そのシフトパルスの直前の蓄
積期間に蓄積された電荷を無効として、対応するイメー
ジデータの該バッファメモリへの格納を禁止するもので
あることを特徴とする請求項１または請求項２記載の読
取装置。