JPH0663833B2 - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JPH0663833B2 JPH0663833B2 JP18897187A JP18897187A JPH0663833B2 JP H0663833 B2 JPH0663833 B2 JP H0663833B2 JP 18897187 A JP18897187 A JP 18897187A JP 18897187 A JP18897187 A JP 18897187A JP H0663833 B2 JPH0663833 B2 JP H0663833B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- amplifier circuit
- offset
- sense amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明はホト・トランジスタのような受光素子に流れ
る電流を基にして光信号を検出するためのセンスアンプ
に関するものである。
る電流を基にして光信号を検出するためのセンスアンプ
に関するものである。
［従来の技術］ このようなセンスアンプは従来は電圧モードで動作する
回路によって構成された。
回路によって構成された。
［発明が解決しようとする問題点］ 然し、従来用いられている電圧モード動作の回路では信
号電流に含まれる直流分を除去するための結合コンデン
サを必要とするので回路のＩＣ化が困難であり、信号振
幅を大きくする為には電源電圧を高くする必要があり、
低い電源電圧で動作させるには電流−電圧変換時の負荷
抵抗を可変にしておかねばならぬという問題点があっ
た。
号電流に含まれる直流分を除去するための結合コンデン
サを必要とするので回路のＩＣ化が困難であり、信号振
幅を大きくする為には電源電圧を高くする必要があり、
低い電源電圧で動作させるには電流−電圧変換時の負荷
抵抗を可変にしておかねばならぬという問題点があっ
た。
この発明は従来のものにおける上述の問題点を解決する
ためになされたもので、低い電源電圧においても無調整
で正確に動作するセンスアンプ回路を得ることを目的と
している。
ためになされたもので、低い電源電圧においても無調整
で正確に動作するセンスアンプ回路を得ることを目的と
している。
［問題点を解決するための手段］ この発明では電流モードで動作するセンスアンプ回路を
構成した。
構成した。
［作用］ 電流モードで動作しかつ直結回路で構成されるので、電
流電圧が低くても信号振幅は充分大きくすることがで
き、結合コンデンサを必要としない。
流電圧が低くても信号振幅は充分大きくすることがで
き、結合コンデンサを必要としない。
［実施例］ 以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示すブロック図で、図におい
て１はオフセット電流キャンセル回路、２はピーク電流
ホールド回路、３はオフセット電流ホールド回路、４は
電流ヒステリシスコンパレータ、５は受光素子である。
また、第２図、第３図は第１図の各部の信号波形を示す
波形図である。
図はこの発明の一実施例を示すブロック図で、図におい
て１はオフセット電流キャンセル回路、２はピーク電流
ホールド回路、３はオフセット電流ホールド回路、４は
電流ヒステリシスコンパレータ、５は受光素子である。
また、第２図、第３図は第１図の各部の信号波形を示す
波形図である。
この発明の出願人はこの発明とは別途に、それぞれオフ
セット電流キャンセル回路、ピーク電流ホールド回路、
オフセット電流ホールド回路、電流ヒステリシスコンパ
レータと題する特許出願を行い、これらの別途出願にお
いて第１図の１，２，３，４の部分の詳細な構成とその
動作とを開示した。以下、第２図、第３図を参照して第
１図に示す各回路の動作の概略を説明する。これらの回
路はいずれも電流モードで動作する直結回路で構成さ
れ、カレントミラー、定電流回路、トランジスタのベー
ス・エミッタ間に加える電圧と抵抗の電圧降下のピーク
値を保持するコンデンサの充放電回路等を含んでいる
が、その詳細の説明はここでは省略する。
セット電流キャンセル回路、ピーク電流ホールド回路、
オフセット電流ホールド回路、電流ヒステリシスコンパ
レータと題する特許出願を行い、これらの別途出願にお
いて第１図の１，２，３，４の部分の詳細な構成とその
動作とを開示した。以下、第２図、第３図を参照して第
１図に示す各回路の動作の概略を説明する。これらの回
路はいずれも電流モードで動作する直結回路で構成さ
れ、カレントミラー、定電流回路、トランジスタのベー
ス・エミッタ間に加える電圧と抵抗の電圧降下のピーク
値を保持するコンデンサの充放電回路等を含んでいる
が、その詳細の説明はここでは省略する。
第１図（ａ）にＩａで示すのは受光素子５に流れる電流
を示し、ｔｏ点までは光信号が入力されず、ダークカレ
ントだけが流れている。ｔ０点以後光信号に対応する電
流が加算される。オフセット電流キャンセル回路１では
Ｉａのピーク値を検出する。ｔ１時点まではＩａの瞬間
値とピーク値とがほぼ一致する。ｔ１以後のピーク値は
第２図（ａ）に点線で示す通りになる。つぎにこのピー
ク値からＩａの瞬間値を減算して第２図（ｂ）に示すＩ
ｂを生成してこれを出力する。ピーク電流ホールド回路
２はＩｂのピーク値Ｉｃ（第２図（ｃ））を出力する。
オフセット電流ホールド回路３では定電流ＩｏからＩｂ
を減算してＩｏ−Ｉｂを得てこの電流のピーク値をと
る。第２図（ｄ）に示すように普通の場合このピーク値
はＩｏに近い値になる。オフセット電流ホールド回路３
では、このピーク値をＩｏから減算して第２図（ｄ）に
示す電流Ｉｄを得る。第２図から容易に理解できるよう
に、電流Ｉｂを電流ヒステリシスコンパレータ４で処理
する場合、そのコンパレートレベルの中心値は、Ｉｃと
Ｉｄとの中心値にするのが最も好適である。第２図
（ｅ）に示すように、ｔ１時点まではＩｃ＝Ｉｄである
が、ｔ１以後は一点鎖線が（Ｉｃ＋Ｉｄ）／２の値を示
す。この値の上下に任意のヒステリシス幅を加えたもの
が電流ヒステリシスコンパレータ４のコンパレートレベ
ルになる。
を示し、ｔｏ点までは光信号が入力されず、ダークカレ
ントだけが流れている。ｔ０点以後光信号に対応する電
流が加算される。オフセット電流キャンセル回路１では
Ｉａのピーク値を検出する。ｔ１時点まではＩａの瞬間
値とピーク値とがほぼ一致する。ｔ１以後のピーク値は
第２図（ａ）に点線で示す通りになる。つぎにこのピー
ク値からＩａの瞬間値を減算して第２図（ｂ）に示すＩ
ｂを生成してこれを出力する。ピーク電流ホールド回路
２はＩｂのピーク値Ｉｃ（第２図（ｃ））を出力する。
オフセット電流ホールド回路３では定電流ＩｏからＩｂ
を減算してＩｏ−Ｉｂを得てこの電流のピーク値をと
る。第２図（ｄ）に示すように普通の場合このピーク値
はＩｏに近い値になる。オフセット電流ホールド回路３
では、このピーク値をＩｏから減算して第２図（ｄ）に
示す電流Ｉｄを得る。第２図から容易に理解できるよう
に、電流Ｉｂを電流ヒステリシスコンパレータ４で処理
する場合、そのコンパレートレベルの中心値は、Ｉｃと
Ｉｄとの中心値にするのが最も好適である。第２図
（ｅ）に示すように、ｔ１時点まではＩｃ＝Ｉｄである
が、ｔ１以後は一点鎖線が（Ｉｃ＋Ｉｄ）／２の値を示
す。この値の上下に任意のヒステリシス幅を加えたもの
が電流ヒステリシスコンパレータ４のコンパレートレベ
ルになる。
第３図は電流ヒステリシスコンパレータ４の動作を示し
入力信号は第２図（ｂ）に示す通りであるので第３図に
は示してない。第３図（ａ）はコンパレートレベル電
流、第３図（ｂ）は出力の２値電圧ｖである。
入力信号は第２図（ｂ）に示す通りであるので第３図に
は示してない。第３図（ａ）はコンパレートレベル電
流、第３図（ｂ）は出力の２値電圧ｖである。
第４図，第５図及び第６図はそれぞれこの発明の他の実
施例を示すブロック図であって、これらの図において第
１図と同一符号は同一又は相当部分を示し、６は電流増
幅回路である。第４図に示す実施例ではオフセット電流
キャンセル回路の出力側に電流増幅回路を設け、全体の
システムの動作の信頼性を向上した。第１図に示す実施
例では受光素子５のエミッタが接地されそのコレクタが
回路１内でｐｎｐトランジスタ（図示せず）に接続され
るが、第５図に示す実施例では受光素子５のコレクタが
正の電流端子Ｖｃｃに接続され、そのエミッタが回路１
内でｎｐｎトランジスタ（図示せず）に接続される。第
６図に示す実施例は第５図に示す実施例に電流増幅回路
６を付加したものである。
施例を示すブロック図であって、これらの図において第
１図と同一符号は同一又は相当部分を示し、６は電流増
幅回路である。第４図に示す実施例ではオフセット電流
キャンセル回路の出力側に電流増幅回路を設け、全体の
システムの動作の信頼性を向上した。第１図に示す実施
例では受光素子５のエミッタが接地されそのコレクタが
回路１内でｐｎｐトランジスタ（図示せず）に接続され
るが、第５図に示す実施例では受光素子５のコレクタが
正の電流端子Ｖｃｃに接続され、そのエミッタが回路１
内でｎｐｎトランジスタ（図示せず）に接続される。第
６図に示す実施例は第５図に示す実施例に電流増幅回路
６を付加したものである。
［発明の効果］ 以上のようにこの発明によれば、低い電源電圧で確実に
動作し、結合コンデンサを必要とせず、無調整で正確に
動作するセンスアンプ回路を得ることができる。
動作し、結合コンデンサを必要とせず、無調整で正確に
動作するセンスアンプ回路を得ることができる。
第１図はこの発明の一実施例を示すブロック図、第２
図、第３図は第１図の各部の波形を示す波形図、第４
図、第５図、第６図はそれぞれこの発明の他の実施例を
示すブロック図。 １……オフセット電流キャンセル回路、２……ピーク電
流ホールド回路、３……オフセット電流ホールド回路、
４……電流ヒステリシスコンパレータ、５……受光素
子、６……電流増幅回路。 なお、図中同一符号は同一または相当部分を示す。
図、第３図は第１図の各部の波形を示す波形図、第４
図、第５図、第６図はそれぞれこの発明の他の実施例を
示すブロック図。 １……オフセット電流キャンセル回路、２……ピーク電
流ホールド回路、３……オフセット電流ホールド回路、
４……電流ヒステリシスコンパレータ、５……受光素
子、６……電流増幅回路。 なお、図中同一符号は同一または相当部分を示す。
Claims (6)
- 【請求項１】受光素子に流れる電流Ｉａを基にして当該
受光素子に入力される光信号を検出するセンスアプ回路
において、 電流Ｉａを入力し、Ｉａのピーク値からＩａの瞬時値を
減算した値の電流Ｉｂを出力するオフセット電流キャン
セル回路、 このオフセット電流キャンセル回路の出力電流Ｉｂを入
力し、入力電流のピーク値に相当する電流Ｉｃを出力す
るピーク電流ホールド回路、 上記オフセット電流キャンセル回路の出力電流Ｉｂを入
力し、Ｉｂを定電流Ｉｏから減算した値の電流のピーク
値を記憶し、この記憶したピーク値を上記定電流Ｉｏか
ら減算した値の電流Ｉｄを出力するオフセット電流ホー
ルド回路、 （Ｉｃ＋Ｉｄ）／２に相当する電流値をヒステリシスコ
ンパレータのコンパレートレベル用電流の中心値とし、
その上下に任意のヒステリシス幅を設定してコンパレー
トレベル用電流を生成する手段、 上記オフセット電流キャンセル回路の出力電流Ｉｂを上
記電流ヒステリシスコンパレータに入力し、上記コンパ
レートレベル用電流と比較して２値信号を生成する手
段、 を備えたことを特徴とするセンスアンプ回路。 - 【請求項２】特許請求の範囲第１項記載のセンスアンプ
回路において、電流オフセットキャンセル回路の出力側
に電流増幅回路を備えたことを特徴とするセンスアンプ
回路。 - 【請求項３】特許請求の範囲第１項記載のセンスアンプ
回路において、電流オフセットキャンセル回路の入力側
は受光素子と直列に接続されるｐｎｐトランジスタを備
えたことを特徴とするセンスアンプ回路。 - 【請求項４】特許請求の範囲第３項記載のセンスアンプ
回路において、電流オフセットキャンセル回路の出力側
に電流増幅回路を備えたことを特徴とするセンスアンプ
回路。 - 【請求項５】特許請求の範囲第１項記載のセンスアンプ
回路において、電流オフセットキャンセル回路の入力側
は受光素子と直列に接続されるｎｐｎトランジスタを備
えたことを特徴とするセンスアンプ回路。 - 【請求項６】特許請求の範囲第５項記載のセンスアンプ
回路において、電流オフセットキャンセル回路の出力側
に電流増幅回路を備えたことを特徴とするセンスアンプ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18897187A JPH0663833B2 (ja) | 1987-07-30 | 1987-07-30 | センスアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18897187A JPH0663833B2 (ja) | 1987-07-30 | 1987-07-30 | センスアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6435224A JPS6435224A (en) | 1989-02-06 |
| JPH0663833B2 true JPH0663833B2 (ja) | 1994-08-22 |
Family
ID=16233130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18897187A Expired - Fee Related JPH0663833B2 (ja) | 1987-07-30 | 1987-07-30 | センスアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0663833B2 (ja) |
-
1987
- 1987-07-30 JP JP18897187A patent/JPH0663833B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6435224A (en) | 1989-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| NL8302197A (nl) | Beveiligingsschakeling. | |
| JPH0663833B2 (ja) | センスアンプ回路 | |
| KR100291237B1 (ko) | 클램프 회로 | |
| JP3180188B2 (ja) | 蓄電池充電回路および電池充電装置 | |
| JPS5922564Y2 (ja) | 直流安定化電源装置 | |
| JP3100664B2 (ja) | 積分器用コンパレータ回路装置及び比較方法 | |
| JP3270221B2 (ja) | 光信号受信回路 | |
| JPH0715343Y2 (ja) | 電源装置の出力短絡・開放検知回路 | |
| JP3164697B2 (ja) | Ａ／ｄコンバータ | |
| JP2702146B2 (ja) | 増幅回路 | |
| JP2599429Y2 (ja) | 光電変換回路 | |
| JPH066308A (ja) | 光受信用ａｇｃ回路 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JPH0714130B2 (ja) | 信号線路に生じる障害電圧に対するモノリシック集積化された保護回路装置 | |
| JPH0615294Y2 (ja) | 信号発生装置 | |
| JPS647336Y2 (ja) | ||
| JP2515332B2 (ja) | プッシュプル出力段を過負荷から保護するための回路装置 | |
| JPH04244778A (ja) | 過電流検出回路 | |
| JPS6234283B2 (ja) | ||
| JPH04348605A (ja) | 増幅及び検波回路 | |
| JPS62225915A (ja) | 半導体集積回路 | |
| JPS62169515A (ja) | 半導体集積回路 | |
| JPH0546904B2 (ja) | ||
| JPH071637B2 (ja) | サンプル・ホールド回路 | |
| JPS6075109A (ja) | ホ−ル素子用出力検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |