JPH0664120B2 - サイリスタのｄｖ／ｄｔ耐量測定方法 - Google Patents
サイリスタのｄｖ／ｄｔ耐量測定方法Info
- Publication number
- JPH0664120B2 JPH0664120B2 JP59272937A JP27293784A JPH0664120B2 JP H0664120 B2 JPH0664120 B2 JP H0664120B2 JP 59272937 A JP59272937 A JP 59272937A JP 27293784 A JP27293784 A JP 27293784A JP H0664120 B2 JPH0664120 B2 JP H0664120B2
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- voltage
- malfunction
- light emitting
- load resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はサイリスタの誤動作を検出してそのサイリスタ
のdv／dt耐量を測定するサイリスタのdv／dt耐量測定方
法に関するものである。
のdv／dt耐量を測定するサイリスタのdv／dt耐量測定方
法に関するものである。
第６図はサイリスタの層構成を示す説明図であり、図中
ＲGKはショート・エミッタ用の抵抗である。第６図に示
すサイリスタのアノードＡとカソードＫとの間に、第７
図に示すような一定の傾斜の立上りをもつ電圧ＶＬ（以
下、ランプ電圧と称する）を印加すると、サイリスタの
中央のPN接合が示す接合容量の充電電流がサイリスタに
流れ、ゲートＧとカソードＫとの間に第７図に示す電圧
ＶGKが発生する。そして、ランプ電圧ＶＬの傾斜を変化
させると電圧ＶGKのピーク電圧値が増減し、それがトラ
ンジスタのベース・エミッタ順方向電圧Ｖbe（通常、約
0.7V）を越えると、ゲートＧを外部から制御していない
にもかかわらずサイリスタは点弧する。このときのラン
プ電圧ＶＬの単位時間当りの電圧変化量dv／dtは、サイ
リスタの誤動作耐量を示すものであり、dv／dt耐量ある
いは順方向臨界電圧上昇率と呼ばれている。
ＲGKはショート・エミッタ用の抵抗である。第６図に示
すサイリスタのアノードＡとカソードＫとの間に、第７
図に示すような一定の傾斜の立上りをもつ電圧ＶＬ（以
下、ランプ電圧と称する）を印加すると、サイリスタの
中央のPN接合が示す接合容量の充電電流がサイリスタに
流れ、ゲートＧとカソードＫとの間に第７図に示す電圧
ＶGKが発生する。そして、ランプ電圧ＶＬの傾斜を変化
させると電圧ＶGKのピーク電圧値が増減し、それがトラ
ンジスタのベース・エミッタ順方向電圧Ｖbe（通常、約
0.7V）を越えると、ゲートＧを外部から制御していない
にもかかわらずサイリスタは点弧する。このときのラン
プ電圧ＶＬの単位時間当りの電圧変化量dv／dtは、サイ
リスタの誤動作耐量を示すものであり、dv／dt耐量ある
いは順方向臨界電圧上昇率と呼ばれている。
サイリスタのdv／dt耐量を測定するためには、サイリス
タに傾斜の異なるランプ電圧パルスを順次印加してゆ
き、サイリスタが誤動作するランプ電圧の傾斜、すなわ
ちdv／dt値を見つけ出すことが必要である。このためサ
イリスタが誤動作したかどうかを検出する手段が必要と
なるが、この誤動作検出手段としては、例えば、特公昭
54−3348号公報に示されているように、サイリスタ両端
電圧の観測波形の変化からサイリスタが誤動作した時点
を検出する方法がある。
タに傾斜の異なるランプ電圧パルスを順次印加してゆ
き、サイリスタが誤動作するランプ電圧の傾斜、すなわ
ちdv／dt値を見つけ出すことが必要である。このためサ
イリスタが誤動作したかどうかを検出する手段が必要と
なるが、この誤動作検出手段としては、例えば、特公昭
54−3348号公報に示されているように、サイリスタ両端
電圧の観測波形の変化からサイリスタが誤動作した時点
を検出する方法がある。
しかしながら上述測定方法では、サイリスタが誤動作す
る前後の両端電圧が不安定であることから、特に高電圧
の測定において精度が低い上に安定性に欠け、また波形
観測による誤動作検出なので自動化しにくいという問題
点があった。
る前後の両端電圧が不安定であることから、特に高電圧
の測定において精度が低い上に安定性に欠け、また波形
観測による誤動作検出なので自動化しにくいという問題
点があった。
本発明は上記のような問題点を解消するためになされた
もので、特に高電圧でのサイリスタのdv／dt耐量をも精
度よく、かつ安定に測定できると共に、測定の自動化に
好適なサイリスタのdv／dt耐量測定方法を提供すること
を目的とする。
もので、特に高電圧でのサイリスタのdv／dt耐量をも精
度よく、かつ安定に測定できると共に、測定の自動化に
好適なサイリスタのdv／dt耐量測定方法を提供すること
を目的とする。
本発明回路は、誤動作検出手段として光結合素子を用い
たもので、その受光部を、測定対象であるサイリスタに
直列接続された負荷抵抗に直列に接続し、同受光部から
誤動作検出情報を得るようにしたものである。
たもので、その受光部を、測定対象であるサイリスタに
直列接続された負荷抵抗に直列に接続し、同受光部から
誤動作検出情報を得るようにしたものである。
以下第１図〜第５図を参照して本発明の実施例を説明す
る。第１図は本発明によるサイリスタのdv／dt耐量測定
方法を実現する一実施例回路図で、光結合素子として光
結合トランジスタを用いた場合を例示したものである。
この第１図において、１は測定対象であるサイリスタ
で、このサイリスタ１のアノードＡには負荷抵抗ＲＬと
光結合素子３の発光部である発光ダイオードＤ１が直列
に接続され、それらを介してさらにランプ電圧発生器２
が接続されている。また、上記サイリスタ１のゲートＧ
とカソードＫとの間には抵抗ＲGKが接続され、かつカソ
ードＫは接地されている。一方、光結合素子３の受光部
である受光トランジスタＱ１のエミッタは接地され、コ
レクタは抵抗Ｒ１を介して電源Ｅ１に接続されている。
る。第１図は本発明によるサイリスタのdv／dt耐量測定
方法を実現する一実施例回路図で、光結合素子として光
結合トランジスタを用いた場合を例示したものである。
この第１図において、１は測定対象であるサイリスタ
で、このサイリスタ１のアノードＡには負荷抵抗ＲＬと
光結合素子３の発光部である発光ダイオードＤ１が直列
に接続され、それらを介してさらにランプ電圧発生器２
が接続されている。また、上記サイリスタ１のゲートＧ
とカソードＫとの間には抵抗ＲGKが接続され、かつカソ
ードＫは接地されている。一方、光結合素子３の受光部
である受光トランジスタＱ１のエミッタは接地され、コ
レクタは抵抗Ｒ１を介して電源Ｅ１に接続されている。
第１図の回路構成において、サイリスタ１のdv／dt耐量
測定は次のように行なわれる。まず、ランプ電圧発生器
２によってランプ電圧パルスＶ０を周期的に発生させ、
サイリスタ１に印加する。このとき第２図に示すように
ランプ電圧パルスＶ０を、その傾斜が緩やかなものから
急なものへと変化させてゆく。その結果、ついにはサイ
リスタ１が点弧してしまうが、サイリスタ１が点弧する
とその特性上インピーダンスが急減するためオン電流が
流れ、そのアノード・カソード間電圧ＶAKは第２図のよ
うな変化を示す。また、サイリスタ１にオン電流が流れ
ることによって発光ダイオードＤ１からは光を発する
が、この光で受光トランジスタＱ１はオン状態となり、
その出力電圧Ｖ１は図４に示す如くＥ１から0Vへ変化す
る。
測定は次のように行なわれる。まず、ランプ電圧発生器
２によってランプ電圧パルスＶ０を周期的に発生させ、
サイリスタ１に印加する。このとき第２図に示すように
ランプ電圧パルスＶ０を、その傾斜が緩やかなものから
急なものへと変化させてゆく。その結果、ついにはサイ
リスタ１が点弧してしまうが、サイリスタ１が点弧する
とその特性上インピーダンスが急減するためオン電流が
流れ、そのアノード・カソード間電圧ＶAKは第２図のよ
うな変化を示す。また、サイリスタ１にオン電流が流れ
ることによって発光ダイオードＤ１からは光を発する
が、この光で受光トランジスタＱ１はオン状態となり、
その出力電圧Ｖ１は図４に示す如くＥ１から0Vへ変化す
る。
本発明はこのときの出力電圧Ｖ１の変化をサイリスタ１
の誤動作検出情報として用いるものである。サイリスタ
１のdv／dt耐量は、上記誤動作が検出された時点でのラ
ンプ電圧パルスＶ０の傾斜が示す単位時間当りの電圧変
化量（ＶＴ／ｔｒ）で示される。ここで、サイリスタ１
の上記誤動作はその両端電圧ＶAKの変化からも検出され
るが、点弧寸前のＶAKは非常に不安定であるため検出情
報として確実でない。また、一般にサイリスタのdv／dt
耐量はランプ電圧パルス（Ｖ０）の最高到達電圧
（ＶＴ）に依存し、その電圧値は重要な測定条件であ
り、従ってこの最高到達電圧（ＶＴ）を変化させてdv／
dt耐量を測定することが多い。そこで、高電圧のdv／dt
耐量測定において、電圧ＶAKの変化からサイリスタ１の
誤動作を検出することを考えたときに、電圧ＶAKが高電
圧であるからその検出情報を論理回路レベルの情報とし
て扱うことは難しい。しかし本発明では、サイリスタ１
のオン電流から誤動作検出情報を得るためその情報の取
扱いは簡単，確実であり、また光結合で上記情報を伝達
していることから、dv／dt耐量の測定電圧にかかわらず
測定系と電気的に分離された状態で論理回路レベルの検
出電圧が得られることになる。この結果、高電圧のdv／
dt耐量測定においても安定に、かつ精度良くその測定を
行うことができる。また、誤動作の検出情報が論理回路
レベルの信号として得られるためdv／dt耐量測定の自動
化に好適である。
の誤動作検出情報として用いるものである。サイリスタ
１のdv／dt耐量は、上記誤動作が検出された時点でのラ
ンプ電圧パルスＶ０の傾斜が示す単位時間当りの電圧変
化量（ＶＴ／ｔｒ）で示される。ここで、サイリスタ１
の上記誤動作はその両端電圧ＶAKの変化からも検出され
るが、点弧寸前のＶAKは非常に不安定であるため検出情
報として確実でない。また、一般にサイリスタのdv／dt
耐量はランプ電圧パルス（Ｖ０）の最高到達電圧
（ＶＴ）に依存し、その電圧値は重要な測定条件であ
り、従ってこの最高到達電圧（ＶＴ）を変化させてdv／
dt耐量を測定することが多い。そこで、高電圧のdv／dt
耐量測定において、電圧ＶAKの変化からサイリスタ１の
誤動作を検出することを考えたときに、電圧ＶAKが高電
圧であるからその検出情報を論理回路レベルの情報とし
て扱うことは難しい。しかし本発明では、サイリスタ１
のオン電流から誤動作検出情報を得るためその情報の取
扱いは簡単，確実であり、また光結合で上記情報を伝達
していることから、dv／dt耐量の測定電圧にかかわらず
測定系と電気的に分離された状態で論理回路レベルの検
出電圧が得られることになる。この結果、高電圧のdv／
dt耐量測定においても安定に、かつ精度良くその測定を
行うことができる。また、誤動作の検出情報が論理回路
レベルの信号として得られるためdv／dt耐量測定の自動
化に好適である。
なお、ランプ電圧発生器２は種々の構成例が考えられる
が、その一例を第３図に示す。第３図はトランジスタと
容量との組合せによって構成したランプ電圧発生器２の
例を示す回路図である。すなわち、パルス発生器４が発
生する信号を、抵抗Ｒ０を介してトランジスタＱ０のエ
ミッタ・ベース間に印加し、トランジスタＱ０のコレク
タ電流で容量Ｃ０を充電して端子Ｖ０に出力ランプ電圧
を得るものである。このランプ電圧発生器２において、
出力ランプ電圧の周期はパルス発生器４によって決ま
り、立上りの傾斜はパルス発生器４の出力パルス振幅と
Ｒ０の抵抗値およびＣ０の容量値によって変化し、さら
に最高到達電圧（ＶＴ）は電源Ｅ０とほぼ等しくなる。
従って、これらの値を変化させることによって所望のラ
ンプ電圧パルス（Ｖ０）を発生させることができる。
が、その一例を第３図に示す。第３図はトランジスタと
容量との組合せによって構成したランプ電圧発生器２の
例を示す回路図である。すなわち、パルス発生器４が発
生する信号を、抵抗Ｒ０を介してトランジスタＱ０のエ
ミッタ・ベース間に印加し、トランジスタＱ０のコレク
タ電流で容量Ｃ０を充電して端子Ｖ０に出力ランプ電圧
を得るものである。このランプ電圧発生器２において、
出力ランプ電圧の周期はパルス発生器４によって決ま
り、立上りの傾斜はパルス発生器４の出力パルス振幅と
Ｒ０の抵抗値およびＣ０の容量値によって変化し、さら
に最高到達電圧（ＶＴ）は電源Ｅ０とほぼ等しくなる。
従って、これらの値を変化させることによって所望のラ
ンプ電圧パルス（Ｖ０）を発生させることができる。
第１図に説明を戻すと、同図において、負荷抵抗ＲＬは
サイリスタ１が点弧したときにそのオン電流を制限する
ためのものであり、その抵抗値は印加するランプ電圧の
最高到達電圧（ＶＴ）とサイリスタ１の電流容量もしく
はランプ電圧発生器２の最大出力電流によって決まる。
この抵抗ＲＬの存在のためにランプ電圧発生器２の出力
電圧Ｖ０が示すdv／dtと実際にサイリスタ１に加わるdv
／dtとに差を生じ、測定誤差となる場合がある。この誤
差の大きさは、抵抗ＲＬとサイリスタ１のオフ時インピ
ーダンスとの比によって決まる。測定誤差が生じるよう
な場合には、第４図に示すように、抵抗ＲＬと発光ダイ
オードＤ１との直列回路と並列に容量ＣＬを接続した構
成をとることで問題が解消される。第４図において、容
量ＣＬの値をサイリスタ１のオフ時インピーダンスに対
して充分に低いインピーダンスとなるように設定すれ
ば、測定誤差は無視できることになるら精度良くdv／dt
耐量を測定でき、かつ安定した誤動作検出情報を取出せ
ることに変わりはない。
サイリスタ１が点弧したときにそのオン電流を制限する
ためのものであり、その抵抗値は印加するランプ電圧の
最高到達電圧（ＶＴ）とサイリスタ１の電流容量もしく
はランプ電圧発生器２の最大出力電流によって決まる。
この抵抗ＲＬの存在のためにランプ電圧発生器２の出力
電圧Ｖ０が示すdv／dtと実際にサイリスタ１に加わるdv
／dtとに差を生じ、測定誤差となる場合がある。この誤
差の大きさは、抵抗ＲＬとサイリスタ１のオフ時インピ
ーダンスとの比によって決まる。測定誤差が生じるよう
な場合には、第４図に示すように、抵抗ＲＬと発光ダイ
オードＤ１との直列回路と並列に容量ＣＬを接続した構
成をとることで問題が解消される。第４図において、容
量ＣＬの値をサイリスタ１のオフ時インピーダンスに対
して充分に低いインピーダンスとなるように設定すれ
ば、測定誤差は無視できることになるら精度良くdv／dt
耐量を測定でき、かつ安定した誤動作検出情報を取出せ
ることに変わりはない。
第５図は本発明を実現する他の実施例回路図であり、こ
こでは、サイリスタ１のアノードＡを接地し、カソード
Ｋの電位を下降させてdv／dt耐量を測定する場合を示し
たものである。第５図の回路構成は、ランプ電圧発生器
２および負荷抵抗ＲＬ，発光ダイオードＤ１の位置と、
発生するランプ電圧の極性とが第１図に示した実施例と
異なるが、dv／dt耐量を測定する手順は第１図に示した
実施例と同様である。第５図の実施例では第１図の場合
と異なってランプ電圧が負極性となるが、サイリスタ１
の誤動作検出情報としての受光トランジスタＱ１の出力
電圧Ｖ１の電圧レベルは第１図の場合と同じになり、安
定かつ正確にdv／dt耐量を測定できる。
こでは、サイリスタ１のアノードＡを接地し、カソード
Ｋの電位を下降させてdv／dt耐量を測定する場合を示し
たものである。第５図の回路構成は、ランプ電圧発生器
２および負荷抵抗ＲＬ，発光ダイオードＤ１の位置と、
発生するランプ電圧の極性とが第１図に示した実施例と
異なるが、dv／dt耐量を測定する手順は第１図に示した
実施例と同様である。第５図の実施例では第１図の場合
と異なってランプ電圧が負極性となるが、サイリスタ１
の誤動作検出情報としての受光トランジスタＱ１の出力
電圧Ｖ１の電圧レベルは第１図の場合と同じになり、安
定かつ正確にdv／dt耐量を測定できる。
なお、上述実施例では、光結合素子として光結合トラン
ジスタを用いた場合について説明したが、例えば光結合
サイリスタなど、他の光結合素子を用いても上述実施例
と同様の効果が得られることはいうまでもない。
ジスタを用いた場合について説明したが、例えば光結合
サイリスタなど、他の光結合素子を用いても上述実施例
と同様の効果が得られることはいうまでもない。
以上述べたように本発明によれば、特に高電圧でのサイ
リスタのdv／dt耐量測定においても、その誤動作検出情
報を確実に取出せるため、より高精度で安定な測定を行
うことができる。また、その誤動作検出情報は、ランプ
電圧の最高到達電圧や極性にかかわらず、測定系とは分
離された電圧レベルで得られるため、dv／dt耐量測定の
自動化に好適するなどの効果がある。
リスタのdv／dt耐量測定においても、その誤動作検出情
報を確実に取出せるため、より高精度で安定な測定を行
うことができる。また、その誤動作検出情報は、ランプ
電圧の最高到達電圧や極性にかかわらず、測定系とは分
離された電圧レベルで得られるため、dv／dt耐量測定の
自動化に好適するなどの効果がある。
第１図は本発明を実現する一実施例回路図、第２図は第
１図に示した回路の各部電圧波形図、第３図は第１図中
のランプ電圧発生器の一例を示す回路図、第４図は第１
図中の要部回路の他の例を示す図、第５図は本発明を実
現する他の実施例回路図、第６図はサイリスタの層構成
を示す図、第７図はランプ電圧とサイリスタのゲート・
カソード間電圧の波形図である。 １……サイリスタ、２……ランプ電圧発生器、３……光
結合素子、Ｄ１……発光ダイオード、Ｑ１……受光トラ
ンジスタ、ＲＬ,RGK,R１……抵抗、Ｅ１……直流電源。
１図に示した回路の各部電圧波形図、第３図は第１図中
のランプ電圧発生器の一例を示す回路図、第４図は第１
図中の要部回路の他の例を示す図、第５図は本発明を実
現する他の実施例回路図、第６図はサイリスタの層構成
を示す図、第７図はランプ電圧とサイリスタのゲート・
カソード間電圧の波形図である。 １……サイリスタ、２……ランプ電圧発生器、３……光
結合素子、Ｄ１……発光ダイオード、Ｑ１……受光トラ
ンジスタ、ＲＬ,RGK,R１……抵抗、Ｅ１……直流電源。
Claims (1)
- 【請求項１】サイリスタに直列接続された負荷抵抗と、
上記サイリスタの誤動作を検出する誤動作検出手段と、
任意に設定した傾斜のランプ電圧を周期的に発生して上
記サイリスタと負荷抵抗の直列回路に印加するランプ電
圧発生器とからなり、上記誤動作検出手段により上記サ
イリスタの誤動作を検出してそのサイリスタのdv／dt耐
量を測定する方法において、上記誤動作検出手段は発光
部が上記負荷抵抗に直列接続された光結合素子であり、
かつ上記負荷抵抗と光結合素子発光部の直列回路と並列
に容量素子を接続し、該容量素子のインピーダンスを上
記サイリスタのオフ時インピーダンスより充分低い値に
設定したことを特徴とするサイリスタのdv／dt耐量測定
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59272937A JPH0664120B2 (ja) | 1984-12-26 | 1984-12-26 | サイリスタのｄｖ／ｄｔ耐量測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59272937A JPH0664120B2 (ja) | 1984-12-26 | 1984-12-26 | サイリスタのｄｖ／ｄｔ耐量測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61151481A JPS61151481A (ja) | 1986-07-10 |
| JPH0664120B2 true JPH0664120B2 (ja) | 1994-08-22 |
Family
ID=17520840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59272937A Expired - Lifetime JPH0664120B2 (ja) | 1984-12-26 | 1984-12-26 | サイリスタのｄｖ／ｄｔ耐量測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664120B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4854007B2 (ja) * | 2006-03-27 | 2012-01-11 | 東芝三菱電機産業システム株式会社 | 半導体電力変換装置及びその試験方法 |
| CN101984532B (zh) * | 2010-10-12 | 2014-03-12 | 中国电力科学研究院 | 一种新型晶闸管dv/dt保护方法 |
| CN110308312B (zh) * | 2019-08-08 | 2021-04-23 | 南京芯长征科技有限公司 | 能实现高压测试中高压隔离的方法及装置 |
| CN112415356B (zh) * | 2020-11-05 | 2024-06-25 | 阳光电源股份有限公司 | 一种晶闸管关断特性测试装置和测试方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5015037A (ja) * | 1973-06-15 | 1975-02-17 | ||
| JPS5348479A (en) * | 1976-10-15 | 1978-05-01 | Hitachi Ltd | Dv/dt rating measuring circuit of thyristor |
-
1984
- 1984-12-26 JP JP59272937A patent/JPH0664120B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61151481A (ja) | 1986-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4678937A (en) | Electrical isolation circuit | |
| JPS636802B2 (ja) | ||
| US5089727A (en) | Pulsed driver circuit | |
| JPH0664120B2 (ja) | サイリスタのｄｖ／ｄｔ耐量測定方法 | |
| JPH0519387B2 (ja) | ||
| JP2552042B2 (ja) | Ｓｃｒの導電測定方法及び測定装置 | |
| JP2889264B2 (ja) | 四端子測定装置 | |
| JP2001356139A (ja) | 電流検出回路 | |
| JPH03264828A (ja) | 光検出器 | |
| JP2530719B2 (ja) | 光電式煙感知器 | |
| JPS6130218Y2 (ja) | ||
| JPH01295175A (ja) | 電流測定回路 | |
| SU1531012A1 (ru) | Индикатор напр жени | |
| JPH0332754B2 (ja) | ||
| JPH0648999Y2 (ja) | パルス信号伝送回路 | |
| SU1503018A1 (ru) | Устройство дл измерени высоких напр жений | |
| JPS6022671Y2 (ja) | 半導体スイツチング素子のゲ−ト回路 | |
| SU1193590A1 (ru) | Оптоэлектронный аналоговый преобразователь напр жени | |
| SU530269A1 (ru) | Измерительный преобразователь сопротивлени изол ции сетей переменного тока | |
| JP2533432B2 (ja) | 位相検出回路 | |
| JPS623701Y2 (ja) | ||
| JPS585529B2 (ja) | 電子化リレ−装置 | |
| JPH0712938Y2 (ja) | 送電線の故障電流検出装置 | |
| JPH076539Y2 (ja) | 送電線の故障電流検出装置 | |
| JPS5834374A (ja) | サイリスタのｄｖ／ｄｔ耐量測定回路 |