JPH0441834B2 - - Google Patents

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、複数の画面メモリに記憶されている
複数の画面信号を優先度を設けて重ね合せる画面
の重ね合せ装置に関するものである。

従来技術とその問題点 従来、CRTデイスプレイ装置等の表示装置に
重ね合せ画面を表示させるため、その前段におい
て画面の重ね合せ装置が用いられている。

第１図は、画面の重ね合せの原理を説明するた
めの概念図であり、透明(T)な背景中に描かれた赤
色(R)の円からなる画面Ａと、透明な背景中に描か
れた青色(B)の長方形からなる画面Ｂとを重ね合せ
る場合、両者を単に重ね合せると同図C′に示すよ
うに、ＲとＢの重ね合せ部分は加色混合によりマ
ゼンダ色(M)となる。しかしながら、画面Ａが人物
像で画面Ｂがその背景となるべき遠景であるよう
な場合等には、同図Ｃに示すように画面Ａに優先
度を設けて重ね合せを行いたいこともある。

第２図は、上記優先重ね合せを行うための従来
装置の構成ブロツク図であり、３個の画面を重ね
合せる場合を例示している。１乃至３は重ね合せ
るべき３個の画面のそれぞれを格納する画面メモ
リ、１１乃至１３はバスドライバ、１４乃至１６
はデータバス、１７はバスセレクタ、１８は優先
判定回路、２０はビデオ信号発生回路に連なるデ
ータバスである。画面メモリ１乃至３から対応の
バスドライバ１１乃至１３を経て対応のデータバ
ス１４乃至１６に出力された画面信号は、バスセ
レクタ１７と優先判定回路１８に結合する。優先
判定回路１８は、各データバス上の画面信号の優
先度及び画面信号が透明であるか否かに応じてデ
ータバス２０に接続すべきデータバスを選択し、
バス選択信号を信号線１９によりバスセレクタ１
７に出力する。画面メモリ１，２及び３の順に画
面信号に優先度が設けられているものとすれば、
優先判定回路１８により、次のような規則に従つ
てデータバス１４乃至１６が選択される。画面メ
モリ１の出力が透明でない時には、無条件にデー
タバス１４が選択される。画面メモリ１の出力が
透明で且つ画面メモリ２の出力が透明でない時に
は、データバス１５が選択される、画面メモリ１
及び２の出力が透明である場合だけ、データバス
１６が選択される。

上記従来例においては、画面メモリの個数に対
応したデータバスが必要となり、データバス部分
が複雑・高価になるという問題がある。このた
め、重ね合せる画面の枚数や、表示色数（データ
バス当りの信号線数）が制限されてしまうという
問題が生じる。

発明の目的 本発明は、上記従来の問題点に鑑みてなされた
ものであり、その目的は、データバス部分の簡易
化、低廉化を図つた画面の重ね合せ装置を提供す
ることにある。

発明の要点 上記目的を達成する本発明は、各画面メモリご
とに優先レベル設定レジスタと優先レベル比較回
路を設け、すべての画面メモリを連ねるデータバ
スと優先レベル上に出力が透明でない最高優先度
の画面メモリのデータと優先度を出力することに
より、画面の重ね合せを行うように構成されてい
る。

以下、本発明の更に詳細を実施例により説明す
る。

発明の実施例 第３図は本発明の一実施例の構成ブロツク図で
あり、１乃至３は画面メモリである。なお、本実
施例においては各画面メモリの内部構成は同様で
あるため、画面メモリ１についてだけその内部構
成を図示している。

画面メモリ１において、４は画面メモリプレー
ン、５は優先レベル設定レジスタ、６はデータバ
スドライバ、７は優先レベルドライバ、８は優先
レベル比較回路路、９は優先レベルバス、１０は
データバスである。

このような構成において、いまCRTモニタ装
置に重ね合せ画面を表示するため、ビデオ信号発
生回路（図示せず）により画面メモリプレーン４
が読出されたとする。この時、画面メモリ２と３
内の画面メモリプレーン（図示せず）も同時に読
出される。一方、各画面メモリ内の優先レベル設
定レジスタ（画面メモリ１においては優先レベル
設定レジスタ５）には外部から特殊なコードによ
り優先レベルが設定されている。このコードは各
画面メモリ内の優先レベル比較回路（画面メモリ
１では優先レベル比較回路｝）に入力されると同
時にオープンコレクタ（又はドレイン）の優先レ
ベルバスドライバ（画面メモリ１では優先レベル
バスドライバ７）にも入力されており、すべての
画面メモリ１乃至３を重ねる優先レベルバス９を
ドライブする。各画面メモリ内の優先レベル比較
回路は、対応の優先レベル設定レジスタ内に設定
された設定コードと、優先レベルバス９上のコー
ドとを比較し、自己の優先レベルが優先レベルバ
ス９上の優先レベルよりも低に場合には、自己の
優先レベル及び読出しデータのバスドライバへの
出力を禁止する。

従つて、すべての画面メモリが優先レベルバス
９に各々の優先レベルコードを同時に出力してか
ら一定の時間過経後（定常状態になつた後）、優
先レベルバス９には、読出しデータが透明でない
画面メモリのうち最高優先レベルの優先レベルコ
ードが出力されており、データバス１０には対応
の画面メモリの読出しデータが出力されている。

この出力データは優先重ね合せ済みのデータで
あり、これはビデオ信号発生回路（図示せず）に
送出される。

第４図は、第３図示の画面メモリ１の一実施例
を周辺回路と共に示す構成ブロツク図である。

本実施例では優先レベルバス９は４本の信号線
９１乃至９４から成り、８枚までの画面を重ね合
せられるように構成されている。

優先レベル戦定レジスタ５内の各ビツトＰ０乃
至Ｐ３には、各画面メモリに予め割当てられた優
先レベルに従つて、優先レベルコードが反転され
た形式で外部から設定される。８１は比較回路で
あり、優先レベル設定レジスタ５に設定された自
己の優先レベルコードと、優先レベルバス９上の
優先レベルコードを比較し、自己の優先レベルの
ほうが低い場合には、Ａ＞Ｂ出力端子８２にバス
ドライバの出力を禁止するためのハイレベル(H)を
出力する。Ｒ，Ｇ，Ｂ，BLは画面メモリ４から
の読出しデータで、それぞれ赤，緑，青，ブリン
クに対応したビツトである。８４は上記読出しデ
ータが透明であること（Ｒ，Ｇ，Ｂのいずれもが
Ｌ）であることを検出する論理ゲートである。デ
ータバスドライバ６と優先レベルバスドライバ７
内の各論理ゲートはオープンコレクタ又はオープ
ンドレインの構成となつている。８５はインバー
タで、優先レベルバス９上の優先レベルコード
（負論理）を正論理に変換するための論理ゲート
である。

このような構成のもとで、優先レベル設定レジ
スタ５には、第５図に例示するような優先レベル
コードを反転したコードが外部から設定されてい
るものとする。優先レベルバス９の信号線９１乃
至９３は、図示しないプルアツプ抵抗群でプルア
ツプされているためすべてハイレベル(H)であり、
優先レベルとしては最下位となつている。従つて
比較回路８１の出力端子８２にはローレベル(L)が
出力される。この場合、画面メモリプレーン４か
らの読出しデータが透明でなく論理ゲート８４の
出力がローであれば、データバスドライバ６と優
先レベルバスドライバ７内のすべての論理ゲート
２入力のうちノアゲート８３の出力端子に連なる
すべての入力がハイとなり、画面メモリプレーン
４からの読出しデータと優先レベル設定レジスタ
５からの優先レベルコードが対応のバスに出力さ
れる。

優先レベルバス９には、他の画面メモリからも
同様にして優先レベルコードが出力されるが、各
画面メモリ内の比較回路（画面メモリ１では比較
回路８１）が常に自己の優先レベル設定レジスタ
に設定された優先レベルコードと上記優先レベル
バス９上の優先レベルを比較しており、自己より
も高い優先レベルが優先レベルバス９上に出力さ
れた場合には、自己の優先レベルコードと画面メ
モリプレーンからの読出しデータを対応のバスへ
出力することを禁止する。このため、各画面メモ
リが優先レベルコードと読出しデータを優先レベ
ルバス９とデータバス１０上に出力してから一定
時間後には、最高優先レベルの画面メモリの優先
レベルと読出しデータのみがバス上に出力される
ことになる。このデータバス１０上の読出しデー
タは、完全な重ね合せ画面として図示しないビデ
オ信号発生回路に供給される。

なお、自己の画面メモリプレーンからの読出し
データが透明である場合には、論理ゲート８４，
８３，８６により、優先レベルのいかんに拘わら
ずバスへのロー出力が禁止される。また、優先レ
ベルバスドライバ７内の各論理ゲートのうち、優
先レベルＰ０に関するものだけが他の論理ゲート
と構成が異なつているが、これは、優先レベルバ
ス９うえでのデータのレーシング（ばたつき）を
防止するためである。例えば、優先レベルコード
がそれぞれ“LHHH”と“HLLL”である２個
の画面メモリの重ね合せの場合を想定し、上記各
画面メモリから優先レベルコードが同時に優先レ
ベルバス９上に出力されたとする。優先レベルバ
ス９上ではビツト対応に負論理の論理和がとられ
るから、上記“LHHH”と“HLLL”との論理
和により“LLLL”（最高優先レベル）となる。
その結果、優先レベルの低い“HLLL”の画面メ
モリだけでなく優先レベルの高い“LHHH”の
画面メモリからの出力も禁止されてしまい、優先
レベルバス９上の出力は再度“HHHH”（最低
優先レベル）となり、各画面メモリは再度自己の
優先レベルコードを優先レベルバス９上に出力す
ることになる。このような動作が連綿と繰り返さ
れて、一定時間が経過しても優先レベルバス９上
のデータが安定しないという不都合がある。この
ような不都合は、第４図示のように、優先レベル
コードのMSBであるＰ０のバス上の出力条件を
比較回路８１の出力条件と無関係にすることによ
つて回避することができる。

第６図乃至第８図は、優先レベルバス９がそれ
ぞれ３本乃至１本の場合について、画面メモリと
優先レベルコードとの対応を図示したものであ
る。図中の優先レベルコードは、優先レベルバス
９上でのレベルであり、優先レベル設定レジスタ
５内の設定コードはこれらを反転したものとな
る。

発明の効果 以上説明したように、本発明は、各画面メモリ
ごとに優先レベル設定レジスタと優先レベル比較
回路を設け、すべての画面メモリを連ねるデータ
バスと優先レベルバス上に出力が透明でない最高
優先度の画面メモリのデータと優先度を出力する
ことにより、画面の重ね合せを行うように構成さ
れているので、データバスの構成を簡易・安価に
出来るという利点がある。

【図面の簡単な説明】

第１図は画面の優先重ね合せを説明する概念
図、第２図は従来装置の構成ブロツク図、第３図
は本発明の一実施例の構成ブロツク図、第４図は
第３図示の画面メモリ１の一実施例の構成を示す
構成ブロツク図、第５図乃至第８図は本発明の動
作を説明するための概念図である。 １乃至３…画面メモリ、４…画面メモリプレー
ン、５…優先レベル設定レジスタ、６…データバ
スドライバ、７…優先レベルバスドライバ、８…
比較回路、９…優先レベルバス、１０…データバ
ス。

Claims (1)

1. 【特許請求の範囲】 １ 複数の画面メモリに記憶されている複数の読
   出しデータを優先度を設けて重ね合せる画面の重
   ね合せ装置において、 各画面メモリを連ねるデータバス及び優先レベ
   ルバスを備え、各画面メモリは、自己の優先度を
   設定しておく優先レベル設定手段、自己の読出し
   データが透明であるか否かを判定する手段、前記
   優先レベル設定手段の内容と前記優先レベルバス
   上の内容とを比較する比較手段、並びに、自己の
   読出しデータが透明でなく且つ自己の優先度が前
   記優先レベルバス上の優先度よりも高い場合には
   自己の読出しデータ及び自己の優先度をそれぞれ
   データバス及び優先レベルバス上に出力し、自己
   の読出しデータが透明であるか又は自己の優先度
   が前記優先レベルバス上の優先度よりも低い場合
   には自己の読出しデータ及び自己の優先度をそれ
   ぞれデータバス及び優先レベルバス上に出力する
   ことを禁止する手段を備えたことを特徴とする画
   面の重ね合せ装置。