JPH0664543B2 - 疑似障害発生装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロプロセサの疑似故障発生装置に関し、
特に二重化プロセサ方式を採用して行うエラー処理の評
価方式に関する。

（従来の技術） 従来、この種のプロセサの二重化方式のエラーリカバリ
動作などのエラー処理を試験するためには、２つのプロ
セサの内部を疑似的に異なつた状態に設定して故意に不
一致を起させる必要があつた。そのため、フリツプフロ
ツプのスキヤンイン／スキヤンアウト機能を利用して上
記不一致を起こさせていた。

（発明が解決しようとする問題点） 上述した従来のスキヤンイン／スキヤンアウト方式で
は、テストステーシヨンとのインタフエース以外に新た
な診断インタフエースが必要になる。さらに、マイクロ
命令が実行されている評価環境下、またはソフトウエア
が走つている評価環境下では、クロツクを停止してシフ
トモードに設定し、シフトクロツクを動かしてフリツプ
フロツプの内部をスキヤンイン／スキヤンアウトするよ
うな方式は一貫性がないと云う欠点がある。

本発明の目的は、マイクロ命令で制御できるフリツプフ
ロツプをプロセサの内部に設け、マスタ／スレーブ切換
え信号とフリツプフロツプの出力とを組合せてプロセサ
の内部のレジスタへの書込みを抑止することによつて上
記欠点を除去し、一貫性を保つことができるように構成
したマイクロプロセサの疑似故障発生装置を提供するこ
とにある。

（問題点を解決するための手段） 本発明による疑似故障発生装置は、マスタ／スレーブ切
換え信号が外部から入力されるマイクロプロセサであっ
て、マスタとスレーブの二重化されたプロセサの場合に
は相互に排他的なマスタ／スレーブ切換え信号が各プロ
セサに入力されるマイクロプロセサの疑似障害発生装置
であって、フリップフロップと、疑似故障発生回路と、
レジスタとを具備して構成したものである。

フリップフロップは、疑似故障を発生させるときにセッ
トされるものである。

疑似故障発生回路は、マスタ／スレーブ切換え信号とフ
リップフロップの出力に応じて疑似故障発生信号を出力
するものである。

レジスタは、疑似故障発生回路が疑似故障発生信号を出
力していないときには読出および書込みが可能であり、
前記疑似故障発生回路が疑似故障発生信号を出力してい
るときには読出のみが可能となるものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は、本発明によるマイクロプロセサの疑似故障発
生装置を実現するプロセサの一実施例を示すブロック図
である。第１図において、１０１はフリツプフロツプ、
１０２は疑似故障発生回路であるＮＡＮＤゲート、１１
０，１２０，１３０はそれぞれレジスタ、１１１，１２
１，１３１はそれぞれＡＮＤゲート、１４０はマイクロ
プロセサである。

第１図において、信号線３上のマスタ／スレーブ切換え
信号が“１”のときにはマスタ、“０”のときにはスレ
ーブであるとする。マスタ側にセツトされたマイクロプ
ロセサ１４０は外部出力信号をすべてドライブし、スレ
ーブ側ではマスタ側でドライブされた出力を内部に取込
み、自身で生成した出力信号と常に比較している。

フリツプフロツプ１０１はマイクロ命令でセツト、また
はリセツトすることが可能なフリツプフロツプであり、
ＮＡＮＤゲート１０２は信号線３上のマスタ／スレーブ
切換え信号と、フリツプフロツプ１０１の出力とを入力
し、レジスタ書込み抑止信号を信号線４上に発生する。

レジスタ１１０，１２０，１３０はマイクロ命令で読出
し／書込みが可能なレジスタで、ソフトビジブルな汎用
レジスタでもよいし、制御用のレジスタでもよく、二重
化による不一致エラーの検出を容易に発生させることが
できるレジスタであつて、設計者が自由に指定するもの
である。ＡＮＤゲート１１１，１２１，１３１は各レジ
スタ１１０，１２０，１３０の書込み許可信号を生成す
る。

ここで、２台のプロセサに供給されるマスタ／スレーブ
信号は必ず排他的であつて、“１”が供給されているマ
スタ側のマイクロプロセサ１４０において、フリツプフ
ロツプ１０１が“１”にセツトされているとき、レジス
タ１１０，１２０，１３０の書込みは抑止されるとしよ
う。このような条件下で、ＮＡＮＤゲート１０２から信
号線４上への出力は“０”となり、それに伴つてＡＮＤ
ゲート１１１，１２１，１３１から出力されるレジスタ
１１０，１２０，１３０の書込み許可信号は“０”とな
つて書込みは抑止される。

いつぽう、スレーブ側は信号線３上のマスタ／スレーブ
切換え信号が“０”であるので、ＮＡＮＤゲート１０５
から信号線４上への出力は“１”となり、それに伴つて
書込み許可信号がＡＮＤゲート１１１，１２１，１３１
をそのまま通過してレジスタ１１０、１２０，１３０に
到着する。

このように、フリツプフロツプ１０１をセツトするマイ
クロ命令を実行した後、スレーブ側は正常にレジスタの
読出し／書込みを実行できるが、マスタ側はレジスタ側
の書込みができない状態になり、疑似的に両プロセサ間
に不一致の要因を発生させることができる。

第２図は、このようなプロセサを使用して構成したプロ
セサ二重化システムの一実施例を示すブロツク図であ
る。

第２図において、２１は主メモリ、２３，２４はそれぞ
れマイクロプロセサ、２５はコンソールインタフエー
ス、２６は制御回路、２７はテストステーシヨンであ
る。

第２図において、主メモリ２１とマイクロプロセサ２
３，２４との間にはメモリバス信号線２２を介してデー
タやプログラムが授受される。制御回路２６はマスタ／
スレーブ切換え信号を発生して信号線１９，２０上に送
出し、信号線１９，２０上のマスタ／スレーブ切換え信
号は排他的にマイクロプロセサ２３，２４に送出され
る。第１図の信号線３は、第２図の信号線１９，２０に
相当するものである。

（発明の効果） 以上説明したように本発明は、マイクロ命令でセツト／
リセツトすることが可能なフリツプフロツプを設け、２
台のプロセサに入力されているマスタ／スレーブ信号の
レベルに応じて１台のプロセサの特定レジスタを読出し
のみ可能化することにより、レジスタにデータを書込む
ようなマイクロ命令を実行しても片方のレジスタにはマ
イクロ命令の指示どおりレジスタにデータがセツトさ
れ、いま一方のレジスタにはデータがセツトされず、こ
の時点でまつたく同じ内部状態を保つていなければなら
ない２台のプロセサに不一致を生じさせる。

この状態で、さらに処理を続けていけば２台のプロセサ
の出力で必ず不一致が生ずることになつて、容易に不一
致エラーを起してデバツグの環境を与えることができる
と云う効果がある。

信頼性向上のためのプロセサの二重化は、今後、さらに
採用されると予想され、実際に二重化によつて検出され
たエラーのその後の処理を重視され、外部のハードウエ
アやソフトウエアの評価も重要となる。従つて、マイク
ロ命令レベルで容易に上記不一致エラーを起してデバツ
グの環境を与える必要がある。

【図面の簡単な説明】

第１図は、本発明によるマイクロプロセサの疑似故障発
生装置を実現するプロセサの一実施例を示すブロツク図
である。 第２図は、第１図に示すプロセサを使用して構成したプ
ロセサ二重化システムの一実施例を示すブロツク図であ
る。 １０１…フリツプフロツプ １０２…ＮＡＮＤゲート １１０，１２０，１３０…レジスタ １１１，１２１，１３１…ＡＮＤゲート ２１…主メモリ ２３，２４，１４０…マイクロプロセサ ２５…インタフエース ２６…制御回路 ３，４，１９，２０，２２…信号線

Claims (1)

【特許請求の範囲】
1. 【請求項１】マスタ／スレーブ切換え信号が外部から入
   力されるマイクロプロセサであって、マスタとスレーブ
   の二重化されたプロセサの場合には相互に排他的なマス
   タ／スレーブ切換え信号が各プロセサに入力されるマイ
   クロプロセサの疑似障害発生装置であって、 疑似故障を発生させるときにセットされるフリップフロ
   ップと、 マスタ／スレーブ切換え信号と前記フリップフロップの
   出力に応じて疑似故障発生信号を出力する疑似故障発生
   回路と、 前記疑似故障発生回路が疑似故障発生信号を出力してい
   ないときには読出および書込みが可能であり、前記疑似
   故障発生回路が疑似故障発生信号を出力しているときに
   は読出のみが可能となるレジスタとを含むことを特徴と
   する疑似故障発生装置。