JPH0664855B2

JPH0664855B2 - フレ−ム同期検出装置

Info

Publication number: JPH0664855B2
Application number: JP60132895A
Authority: JP
Inventors: 政光鈴木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1985-06-20
Filing date: 1985-06-20
Publication date: 1994-08-22
Anticipated expiration: 2009-08-22
Also published as: JPS61292276A

Description

【発明の詳細な説明】［技術分野］本発明は、フレーム構成で記録されているデータ記録形
式をもつ記録装置において、フレーム同期検出を確実に
できるフレーム同期検出装置に関する。

［従来技術］コンピュータシステムの補助記憶装置には、磁気テープ
や磁気ディスク等の磁気記録媒体を用いた装置が広く用
いられているが、近年、これらの磁気記録媒体よりも記
録密度を格段に大きくできる光学的記録媒体（例えば光
ディスク等）を、補助記憶装置に用いようとする提案が
ある。

例えば光ディスクでは、レーザスポットにより、直径１
μｍ程度のピット（小孔）を表面の記録トラック上に２
μｍ程度の周期（間隔）で形成することでデータを記録
し、記憶容量は約30cmの直径のもので１枚あたり10^１ ^１
〜10^１ ^２ビット程度である。通常、記録トラックはスパ
イラル状に一本、あるいは、所定間隔で同心円状に多数
がが設定される。

さて、一般に補助記憶装置はアクセス速度が主記憶装置
に比べてかなり遅いので、データはある程度のまとまっ
た量のブロック毎に、連続した領域に記録される。

そのさい、データの読み出し書き込みを短時間で確実に
できるようにデータの所定ブロックをセクタに構成し、
各セクタにアドレス（セクタアドレス）を割り当てて識
別している。

第７図（ａ），（ｂ）は、光ディスクのトラックにおけ
るデータ記録形式の一例を示す。

同図（ａ）において、トラックTRには、プリフォーマッ
ト領域PF、データ領域DF、および、プリフォーマット領
域PFとデータ領域DFを隔てるギャップGP1からなるセク
タSCが、ギャップGP2に隔てられて複数個連続的に設定
される。

なお、プリフォーマット領域PFは、あらかじめデータ領
域DFとギャップGP2を合せたビット数隔てて、トラックT
Rに形成される。

また、同図（ｂ）に示すように、プリフォーマット領域
PFは、回路条件を整合するための同期信号すなわちデー
タ書込読出回路のビットクロックを記録データの発生タ
イミングに同期させるためのビット同期信号BSからなる
プリアンブル、このプリフォーマット領域PFを検出する
ための自己相関の鋭いビット列（パターン）からなるセ
クタ同期信号SS、および、セクタSCを識別するためのセ
クタアドレスSAからなる。

プリアンブルをなすビット同期信号BSしては、光ピック
アップ部からの読出信号に基づいてビットクロックおよ
びデータを抽出するためのPLL（P-hase Locked Loop）
回路を、適確にロックできるような信号が用いられる。
例えば、最小反転周期で読出信号の状態を変化する信号
（すなわち、光ディスクへの記録状態が最小ピット長の
繰り返しになる「010101・・・・・・」）である。

また、データ領域DFは、フレーム同期信号FSが付設され
てフレーム構成をとる複数個のデータと、これらのデー
タの先頭に付設されたプリアンブル（ビット同期信号B
S）からなる。なお、データ領域DFにおけるプリアンブ
ルはプリフォーマット領域PFにおけるプリアンブルより
も少ないビット数で足り、また、フレーム同期信号FS
は、セクタ同期信号SSと同様の自己相関の鋭いパタンか
らなる。

なお、上述したプリフォーマット領域PFのプリアンブル
BS、セクタ同期信号SS、セクタアドレスSA、ギャップGP
1,GP2、および、データ領域DFのプリアンブルBS、フレ
ーム同期信号FSは、無変調の状態で光ディスクに記録さ
れ、データ領域DFのフレームデータは、所定の変調を受
けた状態で記録される。

さて、このような記録形式でデータを記録するさい、ま
ずプリフォーマット領域PFのプリアンブルでビット同期
をとったのちセクタ同期信号SSを検出し、その検出タイ
ミングに基づいて、セクタアドレスSAを読み出す。

それが所望のセクタをあらわす場合は、ギャップGP1の
後にデータ領域DFのプリアンブルを書き込んでから第１
フレームのフレームデータをフレーム同期信号FSに続い
て書き込み、順次各フレームのフレーム同期信号FSおよ
びフレームデータを記録してゆく。

データを読み込む場合は、上述と同様にしてセクタアド
レスSAを読み出し、それが所望のセクタを示す場合は、
データ領域のプリアンブルでビット同期をとり直した後
に、フレーム同期信号FSを検出したタイミングに基づい
てフレーム毎のフレームデータを読み込む。

そして、この読みされたフレームデータは、所定の復調
処理によって変調前の元のデータに変換される。

このように、あらかじめ記録されているプリフォーマッ
ト領域を参照して、データが記録され、また読み出され
る。

ところで、光ディスクは、上述したように記録密度が格
段に大きい反面、ビット誤り率および駆動系の回転変動
等の影響をかなり受けやすいと考えられている。

これに対し、通常、各フレームデータに対しては変調前
に組織的な誤り訂正符号を付加するので、データエラー
が発生したとしてもある程度までは完全に回復すること
ができ、大きな問題はない。

また、フレーム同期信号FSがビットエラーや回転変動に
より検出できなかった場合を考えると、その直前のフレ
ーム同期信号FSを検出している場合には、その検出タイ
ミングに基づいて内挿信号等を発生することで、フレー
ム同期タイミングを擬似的に発生することも可能である
が、とくに、プリフォーマット領域PFを終了してからデ
ータ領域DFの最初のフレーム同期信号FSを検出するまで
の間に回転変動等が大きくなったような場合、この最初
のフレーム同期信号FSを検出できなくなるおそれがあっ
た。

かかる事態を発生すると、後続のフレーム同期信号FSを
検出するまでに比較的長い時間がかかる場合があり、そ
の間のデータフレームに対するフレーム同期検出ができ
ず、その結果、その部分のデータを検出できなくなると
いう不都合を生じることがあった。

また、フレーム同期信号を検出できない状態が連続して
上述した内挿信号による擬似的なフレーム同期検出が連
続するような場合には、実際のフレーム同期信号の発生
タイミングを検出できなくなるおそれがある。

［目的］本発明は、上述した従来技術の不都合を解決するために
なされたものであり、ビットエラーや駆動系の回転変動
等に強いフレーム同期検出装置を提供することを目的と
している。また、フレーム同期信号を検出できない状態
が連続した場合でも、その直後に適正にあらわれている
フレーム同期信号を、確実に検出できるできるようにし
ている。

［構成］本発明ではフレーム同期信号を検出するための予測関数
として、フレーム検出動作の初期時には検出窓が最大で
ある最大検出窓予測関数を用い、一旦フレーム同期信号
を検出した後は最適予測関数を用いることで、フレーム
同期検出を迅速にできるようにしている。また、所定の
タイミングでフレーム同期信号を検出したときと、内挿
信号によるフレーム同期検出とで、同期検出信号の出力
タイミングを一致させているので、フレーム同期信号を
検出できない状態が連続した場合でも、その直後に適正
にあらわれているフレーム同期信号を確実に検出でき
る。さらに、実際にフレーム同期信号を検出できた場合
には、内挿信号の出力を禁止して、不要な信号を出力し
ないようにしている。

以下、添付図面を参照しながら、本発明の実施例を詳細
に説明する。

まず、本発明の原理について説明する。

本発明では、第１図に示したように、データ領域DFのプ
リアンブルPAに、１フレーム分のデータ量と同じ長さの
ビット同期信号BSの先頭にフレーム同期信号FSを付設し
た信号を、複数個配列しており、このプリアンブルPAで
まえもってフレーム同期を検出したのちに、フレームデ
ータ領域FFDの検出をとることで、フレームデータ領域F
FDにおいて確実にフレーム同期検出できるようにしてい
る。

また、このフレーム同期信号FSとしては、自己相関の鋭
いパターンのビット列からなり、例えば、001100111100
（12ビット）である。

そして、そのフレーム同期検出は、第２図に示したよう
な方法によって行なわれる。

すなわち、セクタ検出されると、まず、フレーム同期信
号FSに対する検出窓幅が非常に大きいサーチモード予測
関数FC1を用いてフレーム同期信号FSを検出するサーチ
モードに移行する。

このサーチモードにおいて、サーチモード予測関数FC1
によってフレーム同期信号FSを検出すると同期検出パル
スを出力する。また、フレーム同期信号FSを検出できな
かった場合は、予測検出タイミングに同期したタイミン
グで同期検出パルスに代えて同期内挿パルスを出力し、
この処理を、フレーム同期信号FSを実際に検出できるま
で繰り返す。

このようにして、サーチモード予測関数FC1によってフ
レーム同期検出がされると、次は、フレーム同期信号FS
に対する最適予測関数である同期モード予測関数FC2を
用いてフレーム同期信号FSを検出する同期モードに移行
する。

この同期モードでは、同期モード予測関数FC2によっ
て、フレーム同期信号FSを検出すると同期検出パルスを
出力し、また、フレーム同期信号FSを検出できなかった
場合は、予測検出タイミングに同期したタイミングで、
同期検出パルスに代えて同期内挿パルスを出力し、以上
の処理を当該セクタのデータ読み出しを完了するまで繰
り返し実行する。

サーチモード予測関数FC1としては、例えば、第３図に
示したように、「1111111111111111111」となるものが
あり、このサーチモード予測関数FC1では、ビットエラ
ーを生じていない状態で、予測位置から前後８ビットず
れた場合でもフレーム同期信号FSを検出できる。なお、
ビットエラーがある場合はフレーム同期信号FSを検出し
ない。すなわち、誤検出する可能性はない。

また、この場合の同期モード予測関数（すなわち最適予
測関数）FC2は、第４図に示したように、「112232211」
と与えられ、かかる同期モード予測関数FC2では、ビッ
トエラーが生じていない状態では予測位置から前後４ビ
ットずれた場合でもフレーム同期信号FSを検出でき、予
測位置にフレーム同期信号FSがある場合は、２ビットの
ビットエラーを生じていてもフレーム同期信号FSを検出
できる。

このように、プリアンブルPAの最初の部分では、検出窓
幅が非常に広いサーチモード予測関数FC1を用いてフレ
ーム同期信号FSを検出しているので、ビットエラーを生
じていない状態ではフレーム同期信号FSの検出が早期に
実現する。また、一旦フレーム同期信号FSを検出した後
には、エラーに強い最適予測関数である同期モード予測
関数FC2を用いてフレーム同期信号FSを検出しているの
で、確実にフレーム同期を検出できる。

第５図は、本発明の一実施例にかかる装置を示してい
る。

同図において、データ分離回路（図示略）により、光デ
ィスクから読出信号から分離された読出データDTは、シ
リアル／パラレル変換器１のデータ入力端に加えられて
おり、同じくデータ分離回路によって読出信号から分離
されたクロックパルスCPは、シリアル／パラレル変換器
１およびカウンタ２のクロック入力端に加えられてい
る。

シリアル／パラレル変換器１は、入力したデータDTをフ
レーム同期信号FSと同じ長さの12ビットのパラレルデー
タPD12に変換して、このパラレルデータPD12をROM（リ
ード・オンリ・メモリ）３に出力する。

ROM3は、12ビットデータのパターンとフレーム同期信号
FSの一致するビット数をあらわすデータBNを記憶するも
のであり、入力したパラレルデータPD12に対応するデー
タBNを、加算点４に出力する。

このように、シリアル／パラレル変換器１とROM3によ
り、連続する所定ビット数のデータDTのパターンとフレ
ーム同期信号FSのパターンを比較して、その一致するビ
ット数に対応したデータを出力する整合フィルタが構成
されている。

また、カウンタ２の計数値CDFは、サーチモード予測関
数FC1、同期モード予測関数FC2および同期内挿パルスPI
Fを１フレーム周期の所定のタイミングでそれぞれ発生
するROM5に加えられており、このROM5から出力されたサ
ーチモード予測関数FC1（２ビット幅）はセレクタ６の
入力端1A,2Aに、同期モード予測関数FC2はセレクタ６の
入力端1B,2Bに、同期内挿パルスPIFはセレクタ６の入力
端3Aおよび3Bにそれぞれ加えられている。

このように、カウンタ２のROM5により、データDTの入力
に同期して、１フレーム毎に予測関数および同期内挿パ
ルスを発生する予測関数発生器が構成されている。

セレクタ６は、セレクト入力端Ｓが論理レベルＬのとき
に入力端1B,2B,3Bを選択し、セレクト入力端Ｓが論理レ
ベルＨのときに入力端1A,2A,3Aを選択し、さらに、スト
ローブ入力端STに加わる信号が論理レベルＬのときに出
力端1Y,2Y,3Yからそれぞれの信号を出力し、ストローブ
入力端STに加わる信号が論理レベルＨのときには、出力
端1Y,2Y,3Yからの信号出力を禁止する。

このセレクタ６の出力端1Y,2Yから出力されるサーチモ
ード予測関数FC1および同期モード予測関数FC2は加算点
４の他の入力端に加えられ、また、出力端3Yから出力さ
れる同期内挿パルスPIFはオア回路７の一入力端に加え
られている。

加算点４は、ROM5から加えられるデータBNおよびセレク
タ６から加えられるサーチモード予測関数FC1あるいは
同期モード予測関数FC2の値を加算し、その加算結果を
同期検出回路８に出力している。

同期検出回路８は、加算点４の出力信号を、フレーム同
期信号FSの長さに１を加えた閾値、すなわちこの場合は
13と比較し、加算結果が13以上の場合は、フレーム同期
信号FSを検出したとして同期検出パルスPSDを発生し、
この同期検出パルスPSDは、９ビットの遅延回路９およ
びフリップフロップ10のクロック入力端に加えられてい
る。

遅延回路９の出力パルスPD1は、３ビットの遅延回路11
およびオア回路７の他の入力端に加えられており、遅延
回路11の出力パルスPD2は、フリップフロップ12のクロ
ック入力端に加えられているとともに、インバータ13を
介してアンド回路14の一入力端に加えられている。

フリップフロップ10の出力はストローブ信号SSTとし
て、フリップフロップ12の出力はセレクト信号SSとし
て、それぞれセレクタ６のストローブ入力端STおよびセ
レクト入力端Ｓに加えられており、また、オア回路７の
出力信号はフレーム同期検出信号PFDとして次段の信号
復調装置等に出力されるとともに、オア回路15の一入力
端に加えられている。

このオア回路15の他の入力端には、光ディスク装置のド
ライブ装置から出力される、目的セクタを検出したこと
をあらわすセクタ検出信号SDが加えられており、そのオ
ア回路15の出力はカウンタ２のクリア入力端に加えられ
ている。

また、信号復調装置から出力されるセクタ終了信号EOS
は、当該セクタの最終フレームのデータが復調完了した
時点で論理レベルＬに立ち下げられる信号であり、フリ
ップフロップ12にクリア入力端（負論理）およびアンド
回路14の他の入力端に加えられている。

以上の構成で、光ディスク装置のドライブ装置によって
光ディスクが回転駆動されるとともに目的のセクタのセ
クタアドレスSAが検出されると、このドライブ装置は、
セクタ検出信号SDを所定のタイミングで出力する。これ
によって、カウンタ２がゼロからクロックパルスCPの計
数を開始するので、ROM5から所定のタイミングでサーチ
モード予測関数FC1、同期モード予測関数FC2および同期
内挿パルスPIFが出力される（第６図（ａ），（ｃ），
（ｂ）参照）。

また、この時点では、フリップフロップ10,12がともに
クリアされているので、ストローブ信号SSTおよびセレ
クト信号SSはともに論理レベルＬになっており（第６図
（ｅ），（ｆ）参照）、これによって、セレクタ６は入
力端1A,2A,3Aを選択するとともにその入力端1A,2Aに加
えられるサーチモード予測関数FC1を加算点４に出力す
る（第６図（ｆ）参照）。

さて、ここでプリアンブルPAの最初のフレーム同期信号
FSが、ビットエラー等の理由によって第６図（ｇ）に破
線部A1として示したように検出できなかったとすると、
サーチモード予測関数FC1の出力が完了した直後のタイ
ミングで出力される同期内挿パルスPIFが、セレクタ６
の出力端3Y（第６図（ｋ）参照）およびオア回路７を介
してフレーム同期検出パルスPFD（第６図（ｌ）参照）
として出力される。

また、このフレーム同期検出パルスPFDは、オア回路15
を介してカウンタ２のリセット入力端に加えられ、その
立ち上がりタイミングでカウンタ２がゼロクリアされ
て、ゼロから計数動作を再度繰り返す。これによって、
次のサイクルの予測関数発生動作が実行される。

そして、例えば２つ目のフレーム同期信号FSが第６図
（ｇ）にA2として示したように、データDTにあらわれる
と、このフレーム同期信号FSの最終ビットが入力された
時点で同期検出回路８から同期検出パルスPSDが出力さ
れ（第６図（ｈ）参照）、これによって、フリップフロ
ップ10がセットされてストローブ信号SSTが論理レベル
Ｈになり、セレクタ６の信号出力が禁止されるので、こ
の時点でセレクタ６から加算点４へのサーチモード予測
関数FC1の出力が打ち切られる。

この同期検出パルスPSDが遅延回路９によって９ビット
遅延されてパルスPD1として出力されると、このパルスP
D1はオア回路７を介してフレーム同期検出パルスPFDと
して出力され、これによって、上述と同様にカウンタ２
がクリアされて次のサイクルの予測関数発生動作が実行
される。

また、このようにフレーム同期信号FSが検出された場
合、上述したタイミングで同期内挿パルスPIFが出力さ
れたときには、セレクタ６が出力禁止状態になっている
ので、この場合には同期内挿パルスPIFの出力が禁止さ
れる。

そして、パルスPD1が遅延回路11によって３ビット遅延
されてパルスPD2（第６図（ｊ）参照）として出力され
ると、このパルスPD2はフリップフロップ12のクロック
入力端に加えられると同時に、インバータ13で負論理の
パルスに変換されてアンド回路14を介してフリップフロ
ップ10のクリア入力端に加えられる。

これによって、フリップフロップ10がリセットされると
同時にフリップフロップ12がセットされ、その結果、セ
レクタ６の出力禁止状態が解除されると同時に、それ以
降はセレクタ６は入力端1B,2B,3Bを選択して、入力端1
B,2Bに加わる同期モード予測関数FC2を加算点４に出力
する。

このようにして、フレーム同期信号FSを一度検出する
と、それ以降は、サーチモードから同期モードへ、フレ
ーム同期検出モードが移行される。

この同期モードにおいても、上述したサーチモードとほ
ぼ同じ検出動作が実行される。

すなわち、この同期モードにおいて、第６図（ｇ）の破
線部A3に示したように、フレーム同期信号FSを検出でき
なかった場合には、上述したタイミングで出力される同
期内挿パルスPIFがフレーム同期検出パルスPFDとして出
力される。

また、第６図（ｇ）にA4で示したようにフレーム同期信
号FSを検出した場合には、その時点から12ビットの間は
セレクタ６が出力禁止状態にされるので同期内挿パルス
PIFの出力が禁止され、また、検出タイミングから９ビ
ット後にはパルスPD1がフレーム同期検出信号PFDとして
出力される。

そして、このようにフレーム同期検出信号PFDが出力さ
れる度に予測関数発生動作が、初期状態に復帰されて繰
り返し実行される。

この後、１セクタ分のフレームデータの読み出しを完了
すると、セクタ終了信号EOSが立ち下げられて、フリッ
プフロップ10,12がクリアされ、初期状態に復帰する。

ところで、以上説明した実施例では、フレーム同期信号
FSを検出できなかったときに出力する同期内挿パルスPI
Fに基づいてフレーム同期検出パルスPFDが出力されるタ
イミングと、所定のタイミングすなわちサーチモード予
測関数FC1および同期モード予測関数FC2の中央のタイミ
ングでフレーム同期信号FSを検出したときに出力される
同期検出パルスPSDに基づいてフレーム同期検出パルスP
FDが出力されるタイミングとを一致させるために、同期
検出パルスPSDを９ビット遅延してフレーム同期検出パ
ルスPFDとして出力している。

これにより、フレーム同期信号FSを実際に検出したとき
と検出できなかったときとで、フレーム同期検出パルス
PFDの出力タイミングが同じになるので、フレーム同期
信号FSを検出できない状態が連続したときに、フレーム
同期検出の予測位置（予測タイミング）が適正な予測位
置から大きくずれることがなく、かかる状態の直後であ
っても予測関数による検出範囲内にフレーム同期信号FS
を捉えることができる。

また、フレーム同期検出パルスPFDの出力タイミングに
よって、予測関数発生動作を初期状態すなわちフレーム
開始状態から繰り返し実行しているので、フレーム同期
信号FSが予測関数の中央よりも前のタイミングで検出さ
れた場合には、それから９ビットを経過したタイミング
で予測関数の発生動作が初期状態に復帰し、したがっ
て、同期内挿パルスPIFが発生してオア回路７に出力さ
れることはない。

一方、フレーム同期信号FSが予測関数の中央よりも後の
タイミングで検出された場合には、そのタイミングから
９ビットを経過する前に同期内挿パルスPIFが発生され
るので、この場合にも同期内挿パルスPIFをセレクタ６
から出力させないため、フリップフロップ10によって、
その検出タイミングから12ビットの間はセレクタ６を出
力禁止状態に設定している。また、この出力禁止状態を
12ビットに設定しているのは、同期内挿パルスPIFを確
実にマスクできるようにするためである。

なお、上述した実施例ではフレーム同期信号を12ビット
のビットパターンから構成していたが、このビットパタ
ーンは上述したものに限らない。また、上述したサーチ
モード予測関数および同期モード予測関数の内容は、そ
のフレーム同期信号の内容に対応したものの適宜選択す
ればよい。さらに、遅延回路9,11のビット数もこれに応
じて設定すればよい。

［効果］以上説明したように、本発明によれば、始めは検出窓幅
が大きい状態でフレーム同期を検出し、その同期検出が
成功するとそれ以降は検出窓幅が小さい状態で厳密にフ
レーム同期検出を行なっているので、プリフォーマット
領域からデータ領域の間で回転変動が大きくなった場合
でも、迅速にフレーム同期をとることができるという利
点を得る。また、内挿信号によるフレーム同期検出信号
の出力タイミングと、所定のタイミングでフレーム同期
信号を検出したときのフレーム同期検出信号の出力タイ
ミングを一致させているので、フレーム同期信号を検出
できない状態が連続した場合でも、その直後に適正にあ
らわれたフレーム同期信号を確実に検出でき、したがっ
て、一旦フレーム同期を検出した後の同期外れを防止で
きる。

【図面の簡単な説明】

第１図は本発明にかかるデータ記録形式の一例を示した
信号配置図、第２図は本発明の作用を説明するためのフ
ローチャート、第３図はサーチモード予測関数の一例を
示した信号配置図、第４図は同期モード予測関数の一例
を示した信号配置図、第５図は本発明の一実施例を示し
たブロック図、第６図（ａ）〜（ｌ）は第５図に示した
装置の動作を説明するための波形図、第７図（ａ）は光
ディスクの記録形式の一例を示した信号配置図、同図
（ｂ）はセクタ当りの記録形式の一例を示した信号配置
図である。１……シリアル／パラレル変換器、２……カウンタ、3,
5……ROM（リード・オンリ・メモリ）、４……加算点、
６……セレクタ、7,15……オア回路、８……同期検出回
路、9,11……遅延回路、10,12……フリップフロップ、1
3……インバータ、14……アンド回路。

Claims

【特許請求の範囲】

【請求項１】セクタの始まりを示すプリフォーマット領
域に続いて、回路条件を整合させるためのプリアンブル
および自己相関の鋭いパターンのフレーム同期信号で区
切られた複数のデータフレームを配置させてなる記録形
式で記録媒体に記録されたデータからフレーム同期信号
を検出するフレーム同期検出装置において、上記フレー
ム同期信号を検出する検出窓幅が最大の最大検出窓予測
関数および上記フレーム同期信号に対応した最適予測関
数の２つの予測関数を発生するとともに、上記フレーム
同期信号の検出予測タイミングに対応して内挿フラグ信
号を発生する予測関数発生手段と、上記最大検出窓予測
関数および最適予測関数のいずれかを選択する選択手段
と、上記記録媒体から読み出したデータと上記フレーム
同期信号の整合状態を検出する整合フィルタ手段と、上
記選択手段の出力信号と上記整合フィルタ手段の出力信
号に基づいて、上記フレーム同期信号の検出状態を判別
するフレーム同期検出判別手段と、このフレーム同期検
出判別手段の出力を第１の遅延ビット数だけ遅延する第
１の遅延手段と、この第１の遅延手段の出力を第２の遅
延ビット数だけ遅延する第２の遅延手段と、上記フレー
ム同期検出判別手段の出力でセットされ上記第２の遅延
手段の出力でリセットされる第１のフリップフロップ
と、上記第２の遅延手段の出力でセットされる第２のフ
リップフロップを備え、上記第１の遅延手段の出力信号
および上記内挿フラグ信号をフレーム検出信号として出
力するとともに、上記第１のフリップフロップの出力に
よって上記選択手段の信号出力を禁止し、上記第２のフ
リップフロップの出力によって上記選択手段に上記最適
予測関数を選択させることを特徴とするフレーム同期検
出装置。