JPH0666316B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0666316B2 JPH0666316B2 JP60107563A JP10756385A JPH0666316B2 JP H0666316 B2 JPH0666316 B2 JP H0666316B2 JP 60107563 A JP60107563 A JP 60107563A JP 10756385 A JP10756385 A JP 10756385A JP H0666316 B2 JPH0666316 B2 JP H0666316B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- type
- region
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title description 5
- 239000000758 substrate Substances 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置及びその製造方法、特にバイポーラ
トランジスタとその製造方法に関する。
トランジスタとその製造方法に関する。
従来の技術 周知のバイポーラ集積回路製造技術を用いて形成された
バイポーラ型トランジスタを第３図を参照しながら説明
する。本トランジスタはＰ型半導体基板1a,N型埋込層2
a,N型エピタキシャル層3a,P型ベース領域4a,N型エミッ
タ領域5a,N型コレクタ領域6aより構成されている。
バイポーラ型トランジスタを第３図を参照しながら説明
する。本トランジスタはＰ型半導体基板1a,N型埋込層2
a,N型エピタキシャル層3a,P型ベース領域4a,N型エミッ
タ領域5a,N型コレクタ領域6aより構成されている。
このようなバイポーラ型トランジスタにおいては、コレ
クタ直列抵抗を低減させる目的でＮ型埋込層2aを形成さ
せる必要があった。（例えば柳井久義，永田穣「集積回
路工学（１）」（昭57,5,15）コロナ社,P150）。
クタ直列抵抗を低減させる目的でＮ型埋込層2aを形成さ
せる必要があった。（例えば柳井久義，永田穣「集積回
路工学（１）」（昭57,5,15）コロナ社,P150）。
発明が解決しようとする問題点 従来においては上記のようにコレクタ直列抵抗を低減さ
せるために、Ｎ型埋込層2aを形成する必要があるが、エ
ピタキシャル成長後の幾度にわたる熱処理により、Ｎ型
埋込層がエピタキシャル層内部へ拡散して行き、ベース
領域直下のエピタキシャル層の厚さが薄くなるため耐圧
が低下するという問題点を生じることがある。
せるために、Ｎ型埋込層2aを形成する必要があるが、エ
ピタキシャル成長後の幾度にわたる熱処理により、Ｎ型
埋込層がエピタキシャル層内部へ拡散して行き、ベース
領域直下のエピタキシャル層の厚さが薄くなるため耐圧
が低下するという問題点を生じることがある。
本発明は以上のような問題点を有するＮ型埋込層2aを使
用せずして、コレクタ直列抵抗を低減させ、かつ素子占
有面積をきわめて小さくすることを目的とするものであ
る。
用せずして、コレクタ直列抵抗を低減させ、かつ素子占
有面積をきわめて小さくすることを目的とするものであ
る。
問題点を解決するための手段 この問題点を解決すべく本発明は、バイポーラ型トラン
ジスタにおけるエミッタ領域及びベース領域を、半導体
基板表面に形成された井戸の一側面に形成し、コレクタ
コンタクト領域を前記井戸以外の上記一側面の近傍領域
に形成するものである。
ジスタにおけるエミッタ領域及びベース領域を、半導体
基板表面に形成された井戸の一側面に形成し、コレクタ
コンタクト領域を前記井戸以外の上記一側面の近傍領域
に形成するものである。
作 用 この構成によって活性ベース領域直下とコレクタコンタ
クト領域との距離が短くなり、しかもベース領域の広い
底面がコレクタコンタクト領域方向に向いているためベ
ース領域から注入されるキャリアがコレクタ電極に到達
する距離が短くなり、結果的にコレクタ直列抵抗が非常
に小さくなる。さらにエミッタ領域及びベース領域が半
導体基板表面に対し垂直方向に形成されるため素子表面
面積が極めて小さくなる。
クト領域との距離が短くなり、しかもベース領域の広い
底面がコレクタコンタクト領域方向に向いているためベ
ース領域から注入されるキャリアがコレクタ電極に到達
する距離が短くなり、結果的にコレクタ直列抵抗が非常
に小さくなる。さらにエミッタ領域及びベース領域が半
導体基板表面に対し垂直方向に形成されるため素子表面
面積が極めて小さくなる。
実施例 以下に、本発明をシリコン半導体装置に用いた一実施例
について図面を参照しながら説明する。
について図面を参照しながら説明する。
まず第２図（ａ）において、Ｐ型シリコン半導体基板上
に化学的気相成長法により、Ｎ型のエピタキシャル層１
を厚さ３μｍ程度形成させる。そして、選択的酸化法あ
るいは不純物拡散法により素子分離領域を形成後（図示
せず）、トランジスタ形成領域に熱酸化膜２をマスクと
し、１辺の長さが３μｍ程度の正方形の開口部を持つ深
さ約1.5μｍの井戸９を反応性イオンエッチング法によ
り形成する。次に井戸９形成時のマスクとして用いた熱
酸化膜２を井戸９の開口部の一辺の方向に約２μｍ程度
除去しておく（第２図（ａ）の10で示す部分）。
に化学的気相成長法により、Ｎ型のエピタキシャル層１
を厚さ３μｍ程度形成させる。そして、選択的酸化法あ
るいは不純物拡散法により素子分離領域を形成後（図示
せず）、トランジスタ形成領域に熱酸化膜２をマスクと
し、１辺の長さが３μｍ程度の正方形の開口部を持つ深
さ約1.5μｍの井戸９を反応性イオンエッチング法によ
り形成する。次に井戸９形成時のマスクとして用いた熱
酸化膜２を井戸９の開口部の一辺の方向に約２μｍ程度
除去しておく（第２図（ａ）の10で示す部分）。
次に第２図（ｂ）において示すように、前記熱酸化膜２
をマスクとして熱拡散法によりボロン不純物を拡散さ
せ、Ｐ型ベース領域３を形成する。この時、拡散と同時
に開口部表面全域に熱酸化膜11を形成しておく。
をマスクとして熱拡散法によりボロン不純物を拡散さ
せ、Ｐ型ベース領域３を形成する。この時、拡散と同時
に開口部表面全域に熱酸化膜11を形成しておく。
次に第２図（ｃ）に示すように、前記のごとく井戸９の
形成時のマスク酸化膜を拡散開口した方向とは反対側の
井戸側面及び井戸底面の熱酸化膜の一部と井戸形成部以
外の上記井戸側面近傍の熱酸化膜の一部を写真触刻法に
より開口する。なおここで前記井戸形成部以外の熱酸化
膜の開口部分はコレクタコンタクト領域を形成するため
のものであるのでその位置はＰ型ベース領域３からの距
離を考慮して決定する。その後多結晶シリコン層６を化
学的気相成長法により全面に形成し、続いて熱拡散法に
よりリン（Ｐ）不純物を多結晶シリコン層と熱酸化膜開
口部分から拡散させ、Ｎ型エミッタ領域４及びＮ型コレ
クタコンタクト領域５を形成する。さらに第２図（ｄ）
に示すようにリン（Ｐ）が拡散した多結晶シリコン層６
を写真触刻法によって、Ｎ型エミッタ領域４及びＮ型コ
レクタコンタクト領域５の引き出し電極６として形成す
る。
形成時のマスク酸化膜を拡散開口した方向とは反対側の
井戸側面及び井戸底面の熱酸化膜の一部と井戸形成部以
外の上記井戸側面近傍の熱酸化膜の一部を写真触刻法に
より開口する。なおここで前記井戸形成部以外の熱酸化
膜の開口部分はコレクタコンタクト領域を形成するため
のものであるのでその位置はＰ型ベース領域３からの距
離を考慮して決定する。その後多結晶シリコン層６を化
学的気相成長法により全面に形成し、続いて熱拡散法に
よりリン（Ｐ）不純物を多結晶シリコン層と熱酸化膜開
口部分から拡散させ、Ｎ型エミッタ領域４及びＮ型コレ
クタコンタクト領域５を形成する。さらに第２図（ｄ）
に示すようにリン（Ｐ）が拡散した多結晶シリコン層６
を写真触刻法によって、Ｎ型エミッタ領域４及びＮ型コ
レクタコンタクト領域５の引き出し電極６として形成す
る。
次にプラズマ気相成長法により窒化シリコン膜７を全面
に堆積し、Ｎ型エミッタ領域４及びＮ型コレクタコンタ
クト領域５の引き出し電極６の上部の窒化シリコン膜７
の一部分と、井戸形成部以外のシリコン半導体基板に拡
張されたベース領域３の上部の窒化シリコン膜７および
熱酸化膜２とを開口し、アルミ電極８を形成することに
より第１図に示されうようなバイポーラ型トランジスタ
が形成される。
に堆積し、Ｎ型エミッタ領域４及びＮ型コレクタコンタ
クト領域５の引き出し電極６の上部の窒化シリコン膜７
の一部分と、井戸形成部以外のシリコン半導体基板に拡
張されたベース領域３の上部の窒化シリコン膜７および
熱酸化膜２とを開口し、アルミ電極８を形成することに
より第１図に示されうようなバイポーラ型トランジスタ
が形成される。
発明の効果 以上のように本発明によれば、コレクタコンタクト領域
とベース層を近接して形成できるためコレクタ抵抗が小
さくなり、従来のバイポーラ型トランジスタに必要であ
った高濃度埋込層が不要となる。しかも井戸壁面部分を
素子の活性領域として使用するために、素子占有面積が
極めて小さくなり高集積化が可能となる。またエピタキ
シャル層の膜厚及びバラツキがトランジスタ特性に対し
て、本質的に何も関係しないため、製造工程が非常に容
易となる。
とベース層を近接して形成できるためコレクタ抵抗が小
さくなり、従来のバイポーラ型トランジスタに必要であ
った高濃度埋込層が不要となる。しかも井戸壁面部分を
素子の活性領域として使用するために、素子占有面積が
極めて小さくなり高集積化が可能となる。またエピタキ
シャル層の膜厚及びバラツキがトランジスタ特性に対し
て、本質的に何も関係しないため、製造工程が非常に容
易となる。
第１図は、本発明の一実施例のシリコン半導体装置の部
分断面図、第２図（ａ）（ｂ）（ｃ）（ｄ）は、本発明
の半導体装置の製造方法による素子の製造過程を示す断
面図、第３図は、従来のバイポーラ型トランジスタの断
面図である。 1,3a……Ｎ型エピタキシャル層、2,7a……熱酸化膜、3,
4a……Ｐ型ベース領域、4,5a……Ｎ型エミッタ領域、5,
6a……Ｎ型コレクタコンタクト領域、６……多結晶シリ
コン引き出し電極、７……窒化シリコン層、8,9a……ア
ルミ電極、９……素子形成用井戸、10……ベースコンタ
クト拡散用開口部、11……Ｐ型ベース領域上熱酸化膜、
1a……Ｐ型半導体基板、2a……Ｎ型埋込層、8a……Ｐ型
分離領域。
分断面図、第２図（ａ）（ｂ）（ｃ）（ｄ）は、本発明
の半導体装置の製造方法による素子の製造過程を示す断
面図、第３図は、従来のバイポーラ型トランジスタの断
面図である。 1,3a……Ｎ型エピタキシャル層、2,7a……熱酸化膜、3,
4a……Ｐ型ベース領域、4,5a……Ｎ型エミッタ領域、5,
6a……Ｎ型コレクタコンタクト領域、６……多結晶シリ
コン引き出し電極、７……窒化シリコン層、8,9a……ア
ルミ電極、９……素子形成用井戸、10……ベースコンタ
クト拡散用開口部、11……Ｐ型ベース領域上熱酸化膜、
1a……Ｐ型半導体基板、2a……Ｎ型埋込層、8a……Ｐ型
分離領域。
Claims (2)
- 【請求項１】半導体基板表面に井戸が形成され、前記井
戸の少なくとも一側面にベース領域及びエミッタ領域が
形成され、かつコレクタコンタクト領域が前記エミッタ
領域が形成された前記井戸の一側面近傍の半導体基板表
面に形成されている半導体装置。 - 【請求項２】半導体基板表面上の所定の部分に絶縁膜を
マスクとして井戸を形成する工程と、前記絶縁膜をマス
クとして一導電型不純物を拡散し、半導体基板全面に絶
縁膜を形成する工程と、前記井戸の一側面部及び前記井
戸以外の前記一側面近傍の前記絶縁膜を開口する工程
と、前記開口から反対導電型不純物を拡散する工程とを
備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107563A JPH0666316B2 (ja) | 1985-05-20 | 1985-05-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60107563A JPH0666316B2 (ja) | 1985-05-20 | 1985-05-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61264760A JPS61264760A (ja) | 1986-11-22 |
| JPH0666316B2 true JPH0666316B2 (ja) | 1994-08-24 |
Family
ID=14462338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60107563A Expired - Lifetime JPH0666316B2 (ja) | 1985-05-20 | 1985-05-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666316B2 (ja) |
-
1985
- 1985-05-20 JP JP60107563A patent/JPH0666316B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61264760A (ja) | 1986-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| US4375999A (en) | Method of manufacturing a semiconductor device | |
| US4504332A (en) | Method of making a bipolar transistor | |
| JP2503460B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| US4412378A (en) | Method for manufacturing semiconductor device utilizing selective masking, etching and oxidation | |
| GB2081507A (en) | High speed bipolar transistor and method of making same | |
| JPH07105392B2 (ja) | 突起部を有する半導体デバイス構造体 | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| EP0078501A2 (en) | Transistor-like semiconductor device and method of producing the same | |
| JPH038343A (ja) | バイポーラトランジスタとその製造方法 | |
| EP0051534A2 (en) | A method of fabricating a self-aligned integrated circuit structure using differential oxide growth | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| JPH0241170B2 (ja) | ||
| JPH025432A (ja) | 半導体装置の製造方法 | |
| US5719432A (en) | Semiconductor device including bipolar transistor with improved current concentration characteristics | |
| EP0034341B1 (en) | Method for manufacturing a semiconductor device | |
| EP0102075B1 (en) | Semiconductor device with a multilayer structure | |
| GB2057760A (en) | Integrated circuit device and method of making the same | |
| EP0036620A2 (en) | Semiconductor device and method for fabricating the same | |
| JP2615707B2 (ja) | 半導体装置の製造方法 | |
| JPH06505127A (ja) | バイポーラトランジスタ構造及びその製造方法 | |
| JPH087630Y2 (ja) | 接合形電界効果トランジスタ | |
| JP2764988B2 (ja) | 半導体装置 | |
| JP2546651B2 (ja) | バイポ−ラトランジスタの製造法 | |
| JPS61264760A (ja) | 半導体装置及びその製造方法 |