JPH0666454B2 - ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス - Google Patents

▲ｉｉｉ▼―▲ｖ▼族半導体デバイス

Info

Publication number
JPH0666454B2
JPH0666454B2 JP61004455A JP445586A JPH0666454B2 JP H0666454 B2 JPH0666454 B2 JP H0666454B2 JP 61004455 A JP61004455 A JP 61004455A JP 445586 A JP445586 A JP 445586A JP H0666454 B2 JPH0666454 B2 JP H0666454B2
Authority
JP
Japan
Prior art keywords
crystal
iii
amphoteric dopant
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61004455A
Other languages
English (en)
Other versions
JPS61248470A (ja
Inventor
トーマス・ネルソン・ジヤクソン
ピーター・ダニエル・カークナー
ジヨージ・デービツト・ペテイツト
リチヤード・フレデリツク・ラツツ
ジエリー・マツクフアースン・ウツドール
Original Assignee
インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション filed Critical インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション
Publication of JPS61248470A publication Critical patent/JPS61248470A/ja
Publication of JPH0666454B2 publication Critical patent/JPH0666454B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明は、III−Ｖ族金属間結晶半導体デバイスに対
する電気接点に関するものである。現在のところ、III
−Ｖ族金属間半導体結晶物質（特に、GaAsが最も注目さ
れている）は数々の長所を有するが、基板に外部電極が
設けられたときに、電流の流れに対する障壁が生じてし
まうという点で、これらの半導体物質に係る技術を実施
するにはかなりの障害がある。
B.従来技術 広い面積の集積回路がきわめて狭い間隔で基板上に配置
される場合、合金化操作と、イオン打ち込み操作のあと
のアニールと拡散操作は、結晶を金属界面特性（metal
interface characteristics）に変更する作用があり、
これにより、多くの金属接点構造は狭い温度範囲でしか
熱的安定性をもたず、再現性を与えるためには製造処理
全体に制限を課すことが必要となる。
本出願人に係る特願昭60-22145号には、両性ドーパント
をドープすることによつて、III−Ｖ金属間結晶に、金
属の電気的オーミツク接点を形成することが示されてい
る。この両性ドーパントは、結晶が成長されるにつれ、
金属接点が付着されている表面に隣接する領域内のドナ
ーの部分格子（sublattice）結晶部位を占有するように
影響を受ける。こうして達成された界面の制御により、
温度の安定性と再現性が得られる。
C.発明が解決しようとする問題点 この発明の目的は、化合物半導体のための安定且つ再現
性を有するデバイスの電気接点を与えることにある。
D.問題点を解決するための手段 デバイス形成面に両性ドーパントの層を有するIII−Ｖ
族金属間化合物結晶からなる半導体デバイス基板は、温
度安定性及び再現性の高いオーミツクまたは整流性の接
点を与えるということが分かつた。
すなわち、III−Ｖ族金属間半導体結晶の、外部電気接
点が配置されるべきデバイス平面に両性ドーパントの層
を形成すると、この層は、その表面のフエルミ準位を固
定（pinning）することにより、熱的に安定な再現性の
ある整流障壁を与える。
尚、ドーパントは、ｎ型またはｐ型のどちらの導電性を
も分有するとき“両性”と定義される。
III−Ｖ族金属間半導体結晶の、外部電気接点が配置さ
れるべきデバイス平面上の両性ドーパント層は、その両
性ドーパント層における結晶のＶ族元素の存在する局在
個所において結晶に対しオーミツク接点を与える。
この発明によれば、ある温度サイクルで、III−Ｖ族の
結晶の特定の部分格子からなる余剰の原子の存在下で、
両性ドーパント層から両性ドーパントの原子がその表面
に隣接する結晶領域に入り、対向する部分格子の部位に
とどまる。このことは、金属結晶界面におけるデプリー
シヨン領域の幅を量子力学的トンネル効果を可能ならし
める幅まで低減し、以てオーミツク接点を与える。例え
ば、III−Ｖ族結晶上の両性ドーパント層に余剰のＶ族
原子が存在すると、両性ドーパントは結晶の表面に入
り、特にドナーの部分格子上にとどまつて、表面のデプ
リーシヨン幅を低減する。
この発明によれば、オーミツク接点を形成するために両
性ドーパント層にＶ族元素の選択された局在パターンを
与えることにより、オーミツクまたは整流性のどちらか
の接点を形成することができ、これにより後で集積回路
のアレイを製造する際に個別化（personalization）を
行うことが可能となる。
なお、本発明の原理を理解しやすくするために、以下で
はIII−Ｖ族化合物としてGaAs型結晶を用い、両性ドー
パントとしてSiを用いる例について説明する。
E.実施例 第１図には、集積回路の一部が図式的に示されている。
この図には、中間製造工程における２つのタイプの外部
電気接点が図示されている。第１図において、GaAsから
なるIII−Ｖ金属間単結晶半導体基板１が、デバイス部
分として働く。基板１は、デバイスを形成して電気的接
点を配置するための表面２を有する。基板１の表面２に
は、シリコン３からなる両性ドーパントの層が設けられ
ている。
Si層３の局在化された箇所４に、Ｖ族の結晶元素Asが加
えられている。このAs添加により、層３からのSiは、表
面２を介して結晶１中に拡散するときに、ドナーである
Gaの部分格子の部位上にSi原子の領域５を形成すること
が可能となり、これにより表面２における障壁のデプリ
ーシヨン幅が減少し、以てトンネル効果を生じるオーミ
ツク接点が可能となる。外部金属電気接点６は領域４上
に配置される。
第２図を参照すると、バンド・エネルギーの図が示され
ている。この図は、オーミツク接点及び整流性の接点の
双方を生じる条件をあらわしている。尚、便宜上、第２
図においては第１図と同様の参照番号が付されている。
すなわち、３はシリコン、１は結晶、２は界面である。
局在化されたＶ族元素Asの存在下で加熱によりシリコン
３は領域５においてドナーまたはGa部分格子の部位上に
拡散し、Ｗと記されたデプリーシヨン幅を、100オング
ストローム以下の値まで低減する。このことにより量子
力学的トンネル効果、すなわちオーミツク接点の特性が
可能となる。
オーミツク接点の電気的特性は第３図に示されている。
この特性と長所は、第２図及び第３図から容易に見てと
れよう。すなわち、第２図において、このデプリーシヨ
ン幅Ｗにより、任意の障壁を介してのトンネル効果が可
能となり、従つて、第３図の電流−電圧特性に示すよう
に電流の流れが双方向に直線的となる。
再び第２図を参照して、整流的な接点の性能をもたらす
条件について説明する。局在化されたＶ族の元素が存在
しない場合、金属６と結晶表面２の間のシリコン層３
は、ドナー及びアクセプタの部分格子上にわずかに拡散
するが、それの正味のドーピング効果はトンネル特性を
主要化するには不十分であり、従つて電気特性は第４図
に示すように整流的である。
GaAsへの接点に好適な両性ドーパントはシリコンであ
る。というのは、シリコンをドープした接点は1000℃ま
で安定だからである。ゲルマニウムはいくつかの条件下
で使用可能であるが、ゲルマニウム−ガリウム砒素の68
0℃という共晶温度は、900℃にも達する処理温度に適合
するには低すぎる。
本発明の実施するための最適の実施例 第１図を参照すると、本発明は、基板１としてｎ型にド
ープされたGaAsを用い、両性ドーパント層３としてSiを
用い、結晶原子成分としてAsを使用することにより最も
良く実施される。製造のためには、分子線エピタキシ技
術が採用される。分子線エピタキシにおいては、さまざ
まな原子が、原子ビームのかたちでエピタキシ成長部位
に渡される。ガリウム砒素結晶１は、シリコン３の界面
２まで成長される。次にシリコン層３が界面２上に成長
される。この厚さは単分子層からなる最小の画分から数
百オングストロームの間であるが、好適な厚さは20ナノ
メータ程度である。次に、オーミツク接点が所望される
個所におけるシリコンに砒素４がイオン打ち込みされ
る。次に600〜1000℃で数秒から数分間の温度サイクル
が加えられる。
F.発明の効果 以上のように、この発明によれば、III−Ｖ族化合物半
導体の表面に両性ドーパントの層を形成し、熱処理を施
すことにより熱的に安定な再現性の大きい接点が形成さ
れるという効果が得られる。また、その接点は本質的に
整流特性をもち、さらに両性ドーパントに予めIII−Ｖ
族化合物のうち一方の元素を加えておくことにより、熱
処理によつてオーミツク接点が形成される、という効果
が得られる。
【図面の簡単な説明】
第１図は、基板の接点構造を示す図式的な断面図、第２
は、接点構造におけるバンド・エネルギーの準位を示す
図、第３図は、オーミツク接点の電気特性を示す図、第
４図は、整流性接点の電気特性を示す図である。 １……基板、３……両性ドーパント層、４……Asの添加
領域、５……Si原子の拡散領域。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチヤード・フレデリツク・ラツツ アメリカ合衆国ニユーヨーク州コールド・ スプリング、ボツクス70、ルート２番地 (72)発明者 ジエリー・マツクフアースン・ウツドール アメリカ合衆国ニユーヨーク州ベツドフオ ード・ヒルス、チエリー・ストリート336 番地 (56)参考文献 特開 昭60−64430（ＪＰ，Ａ) Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，Ｖｏｌ．52，Ｎｏ．６ （６．1981）Ｐ．4062−4069

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】III−Ｖ族半導体デバイスであって、 前記半導体デバイスはそれが配置されるべき少なくとも
    一つの平面をもつIII−Ｖ族半導体基板上の特定の領域
    に形成されており、 前記特定の領域に接するように前記基板の表面に形成さ
    れたSiの両性ドーパント層と、 前記両性ドーパント層内に形成された、少なくとも一つ
    のIII族またはＶ族の元素が局在している領域と、 を具備するもの。
  2. 【請求項２】前記半導体基板がGaAsである、請求項１の
    半導体デバイス。
JP61004455A 1985-04-23 1986-01-14 ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス Expired - Lifetime JPH0666454B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US72620585A 1985-04-23 1985-04-23
US726205 1985-04-23

Publications (2)

Publication Number Publication Date
JPS61248470A JPS61248470A (ja) 1986-11-05
JPH0666454B2 true JPH0666454B2 (ja) 1994-08-24

Family

ID=24917632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61004455A Expired - Lifetime JPH0666454B2 (ja) 1985-04-23 1986-01-14 ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス

Country Status (5)

Country Link
US (1) US4757369A (ja)
EP (1) EP0200059B1 (ja)
JP (1) JPH0666454B2 (ja)
CA (1) CA1247754A (ja)
DE (1) DE3685842T2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63121482A (ja) * 1986-11-10 1988-05-25 Secoh Giken Inc 電動機の正逆転及び過負荷停止制御回路
EP0444465A2 (en) * 1990-03-02 1991-09-04 International Business Machines Corporation Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer
US5188978A (en) * 1990-03-02 1993-02-23 International Business Machines Corporation Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer
US5063174A (en) * 1990-09-18 1991-11-05 Polaroid Corporation Si/Au/Ni alloyed ohmic contact to n-GaAs and fabricating process therefor
JPH0766925B2 (ja) * 1990-12-26 1995-07-19 財団法人韓国電子通信研究所 ガリウム砒素金属半導体電界効果トランジスタの製造方法
FR2684237B1 (fr) * 1991-11-22 1993-12-24 Thomson Hybrides Circuit integre de lasers semiconducteurs et procede de realisation de ce circuit.
US8269931B2 (en) 2009-09-14 2012-09-18 The Aerospace Corporation Systems and methods for preparing films using sequential ion implantation, and films formed using same
US8946864B2 (en) * 2011-03-16 2015-02-03 The Aerospace Corporation Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same
US9324579B2 (en) 2013-03-14 2016-04-26 The Aerospace Corporation Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates
DE102022209112A1 (de) * 2022-09-01 2024-03-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2296264A1 (fr) * 1974-12-24 1976-07-23 Radiotechnique Compelec Procede de realisation de dispositif semi-conducteur a heterojonction
GB1574525A (en) * 1977-04-13 1980-09-10 Philips Electronic Associated Method of manufacturing semiconductor devices and semiconductor devices manufactured by the method
US4298403A (en) * 1980-02-28 1981-11-03 Davey John E Ion-implanted evaporated germanium layers as n+ contacts to GaAs
US4316201A (en) * 1980-05-08 1982-02-16 The United States Of America As Represented By The Secretary Of The Navy Low-barrier-height epitaxial Ge-GaAs mixer diode
US4398963A (en) * 1980-11-19 1983-08-16 The United States Of America As Represented By The Secretary Of The Navy Method for making non-alloyed heterojunction ohmic contacts
US4593307A (en) * 1983-06-30 1986-06-03 International Business Machines Corporation High temperature stable ohmic contact to gallium arsenide
US4540446A (en) * 1983-09-19 1985-09-10 Oki Electric Industry Co., Ltd. Method of forming ohmic contact on GaAs by Ge film and implanting impurity ions therethrough
JPS6064430A (ja) * 1983-09-19 1985-04-13 Oki Electric Ind Co Ltd ＧａＡｓ系化合物半導体装置の製造方法
US4583110A (en) * 1984-06-14 1986-04-15 International Business Machines Corporation Intermetallic semiconductor ohmic contact
US4615766A (en) * 1985-02-27 1986-10-07 International Business Machines Corporation Silicon cap for annealing gallium arsenide

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｖｏｌ．５２，Ｎｏ．６（６．１９８１）Ｐ．４０６２−４０６９

Also Published As

Publication number Publication date
DE3685842D1 (de) 1992-08-06
JPS61248470A (ja) 1986-11-05
CA1247754A (en) 1988-12-28
DE3685842T2 (de) 1993-02-04
EP0200059A2 (en) 1986-11-05
US4757369A (en) 1988-07-12
EP0200059B1 (en) 1992-07-01
EP0200059A3 (en) 1989-02-22

Similar Documents

Publication Publication Date Title
CA1125924A (en) Nonalloyed ohmic contacts to n-type group iii(a)-v(a) semiconductors
US4771326A (en) Composition double heterojunction transistor
US4573064A (en) GaAs/GaAlAs Heterojunction bipolar integrated circuit devices
EP0295490B1 (en) Compound semiconductor surface termination
GB2285175A (en) High electron mobility transistor
JPS6327851B2 (ja)
JPH07118531B2 (ja) ホットエレクトロン・ユニポーラ・トランジスタ
JPH0666454B2 (ja) ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス
Devlin et al. A molybdenium source, gate and drain metallization system for GaAs MESFET layers grown by molecular beam epitaxy
US5793109A (en) Structure of ohmic electrode for semiconductor by atomic layer doping
US5063174A (en) Si/Au/Ni alloyed ohmic contact to n-GaAs and fabricating process therefor
JPH0344919A (ja) 半導体デバイスの製造方法
JP2002252233A (ja) 半導体装置及びその製造方法
JP3421306B2 (ja) 化合物半導体装置
JPH05160427A (ja) ラテラルｐ−ｉ−ｎヘテロ接合デバイス及びその形成方法
Hayes et al. A stability criterion for tunnel diode interconnect junctions in cascade solar cells
CA1200621A (en) Field effect transistor for integrated circuits
JP3205150B2 (ja) 半導体装置の製造方法
KR940011738B1 (ko) 화합물 반도체장치의 고온 오믹접합 제조방법
JPS593979A (ja) 半導体装置の製造方法
US3299330A (en) Intermetallic compound semiconductor devices
JPH03198344A (ja) 半導体装置およびこれを用いた光電変換装置
JP2576770B2 (ja) 半導体装置およびその製造方法
EP0231656B1 (en) Silicon semiconductor device
JPH05259174A (ja) 半導体装置