JPS6064430A - ＧａＡｓ系化合物半導体装置の製造方法 - Google Patents
ＧａＡｓ系化合物半導体装置の製造方法Info
- Publication number
- JPS6064430A JPS6064430A JP58171382A JP17138283A JPS6064430A JP S6064430 A JPS6064430 A JP S6064430A JP 58171382 A JP58171382 A JP 58171382A JP 17138283 A JP17138283 A JP 17138283A JP S6064430 A JPS6064430 A JP S6064430A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ions
- gaas
- compound semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/061—Manufacture or treatment of FETs having Schottky gates
- H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
- H10D30/0616—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs using processes wherein the final gate is made before the completion of the source and drain regions, e.g. gate-first processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
- H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
- H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、ＧａＡｓ系化合物半導体装置の製造方法に関
し、特にそのオーミック電極と素子間配線の製造方法に
関する。
し、特にそのオーミック電極と素子間配線の製造方法に
関する。
（従来技術）
ＧａＡｓ系化合物半導体装置、例えばＧａＡｓ ＭＥＳ
ＦＥＴにおいては、一般にオーミック接触予定領域のｎ
＋型ＧａＡｓ領域内の表面にＡｕＧｅを被着し、４００
℃〜４５０℃の温度のアニールによってＧａＡｓとＡｕ
Ｇｅとを合金化し、これによってオーミック接触を形成
している。しかし、このアニールを行うと、ＧａＡｓと
ＡｕＧｅとの界面に凸凹が生じ、ＧａＡｓ基板表面の均
質性が劣化し、またＡｕＧｅ表面にはボールアップが生
じることがある。
ＦＥＴにおいては、一般にオーミック接触予定領域のｎ
＋型ＧａＡｓ領域内の表面にＡｕＧｅを被着し、４００
℃〜４５０℃の温度のアニールによってＧａＡｓとＡｕ
Ｇｅとを合金化し、これによってオーミック接触を形成
している。しかし、このアニールを行うと、ＧａＡｓと
ＡｕＧｅとの界面に凸凹が生じ、ＧａＡｓ基板表面の均
質性が劣化し、またＡｕＧｅ表面にはボールアップが生
じることがある。
また、配線材としては一般にＴｉ／Ｐｔ／Ａｕあるいは
Ｔｉ／Ａｕの多層構成が用いられるが４００℃以上の熱
処理を行うとＡｕＧｅ中Ａｕと配線相中のＴｉとが反応
し、またゴールアップ防止のためにオーミ、り電極材を
ＡｕＧｅ／Ｎｉ／Ａｕの３層構成にした場合にはその最
上層のＡｕと配線材中のＴｉとが反応し、配線材の表面
並びにオーミ、り電極と配線材との界面におけるモｔロ
ノ−（状態）が悪化しく例えば接触抵抗が増大し）、オ
ーミック処理後は４００℃以上のプロセスは前記の配線
材とオーミック材との反応により適当ではない。
Ｔｉ／Ａｕの多層構成が用いられるが４００℃以上の熱
処理を行うとＡｕＧｅ中Ａｕと配線相中のＴｉとが反応
し、またゴールアップ防止のためにオーミ、り電極材を
ＡｕＧｅ／Ｎｉ／Ａｕの３層構成にした場合にはその最
上層のＡｕと配線材中のＴｉとが反応し、配線材の表面
並びにオーミ、り電極と配線材との界面におけるモｔロ
ノ−（状態）が悪化しく例えば接触抵抗が増大し）、オ
ーミック処理後は４００℃以上のプロセスは前記の配線
材とオーミック材との反応により適当ではない。
（発明の目的）
本発明は、ＧａＡｓ系化合物半導体基板とオーミック電
極とのオーミック接触を得ること、及び界面劣化のない
、又オーミック電極の表面上木口・ノーの劣化を防止し
たオーミ、り電極及び配線を形成し、耐熱性、安定性の
優れたＧａＡｓ系化合物半導体装置を提供することを目
的とするものである。
極とのオーミック接触を得ること、及び界面劣化のない
、又オーミック電極の表面上木口・ノーの劣化を防止し
たオーミ、り電極及び配線を形成し、耐熱性、安定性の
優れたＧａＡｓ系化合物半導体装置を提供することを目
的とするものである。
（実施例）
第１図ないし第４図は本発明をＧａＡｓ ＭＥＳＦＥＴ
に適用した実施例の工程説明図である。
に適用した実施例の工程説明図である。
まず第１図に示すように、ＧａＡｓ半絶縁性基板１、そ
の基板１中に形成したれ＋型打込領域２、ｎ型打込ＦＥ
Ｔ活性層３、Ｗ−Ａｌ材質の７ヨツトキーグート電極４
及び絶縁膜としての５１０２膜５からなるものを作成す
る。
の基板１中に形成したれ＋型打込領域２、ｎ型打込ＦＥ
Ｔ活性層３、Ｗ−Ａｌ材質の７ヨツトキーグート電極４
及び絶縁膜としての５１０２膜５からなるものを作成す
る。
次に第２図に示すように、オーミック電極を形成する予
定領域において、Ｓ ｉＯ２膜を開口し、次いでＧｅを
５００久程度の厚さに蒸着し、そのＧｅ膜６を電極形状
に・ぐターンニングする。コノ状態においてはＧｅ膜は
非晶質かまたは多結晶化しているため、通常は絶縁物か
ｐ型となっている。
定領域において、Ｓ ｉＯ２膜を開口し、次いでＧｅを
５００久程度の厚さに蒸着し、そのＧｅ膜６を電極形状
に・ぐターンニングする。コノ状態においてはＧｅ膜は
非晶質かまたは多結晶化しているため、通常は絶縁物か
ｐ型となっている。
次に第２図に示した構成において、このＧｅ膜６の膜厚
方向中央にピークを持つようにｎ型不純物であるＡｓを
イオン注入法によりピーク濃度が約１０ ｃｍ 以上に
なるように打込む。
方向中央にピークを持つようにｎ型不純物であるＡｓを
イオン注入法によりピーク濃度が約１０ ｃｍ 以上に
なるように打込む。
次に第３図で示すようにＧｅ膜６中のＡｓイオンの活性
化を行うために、高融点配線材金属であるＷ−Ａｌ膜７
で全面を被覆し８００℃程度の温度で２０分間のアニー
ルを行う。
化を行うために、高融点配線材金属であるＷ−Ａｌ膜７
で全面を被覆し８００℃程度の温度で２０分間のアニー
ルを行う。
以上の工程により、Ｇｅ膜６は高濃度ｎ＋＋型となり下
部のｎ生型ＧａＡｓ層２とオーミック接触となる。
部のｎ生型ＧａＡｓ層２とオーミック接触となる。
次に第４図に示すように、Ｗ−Ａ／膜７を配線・やター
ン状に加工し、・ぞラドのＳ ｉＯ２膜５を選択的に除
去することにより、ＦＥＴは作製される。
ン状に加工し、・ぞラドのＳ ｉＯ２膜５を選択的に除
去することにより、ＦＥＴは作製される。
第５図は、第２図に示しだＡｓイオン注入工程における
Ａｓイオンの濃度グロファイル８を示すものであり、横
軸はｎ型ＧａＡｓ／ＧｅのＧｅ表ｉＭｉからの深さであ
り、縦軸はイオン濃度である。
Ａｓイオンの濃度グロファイル８を示すものであり、横
軸はｎ型ＧａＡｓ／ＧｅのＧｅ表ｉＭｉからの深さであ
り、縦軸はイオン濃度である。
（発明の効果）
以上説明したように、本発明ではオーミック電極利とし
てＧｅを用い、そのＧｅ膜の膜厚方向中央伺近でＡｓイ
オン濃度がピークとなるようにイオン注入してその熱処
理を行っているため、このＡｓイオンによる効果はＧｅ
膜を高濃度のｎ型にすることのみに寄与し、ＧａＡｓ系
基板に対するＡｓイオンの影響はない。また、Ａｓイオ
ンが注入されだＧｅ膜のアニールは高融点配線材金属を
被覆して行っているため、ＧｅからのＡｓ及びＧｅ自体
の蒸発は防止される。
てＧｅを用い、そのＧｅ膜の膜厚方向中央伺近でＡｓイ
オン濃度がピークとなるようにイオン注入してその熱処
理を行っているため、このＡｓイオンによる効果はＧｅ
膜を高濃度のｎ型にすることのみに寄与し、ＧａＡｓ系
基板に対するＡｓイオンの影響はない。また、Ａｓイオ
ンが注入されだＧｅ膜のアニールは高融点配線材金属を
被覆して行っているため、ＧｅからのＡｓ及びＧｅ自体
の蒸発は防止される。
これらの理由によって、Ｇｅ／ＧａＡｓ界面状態、Ｇｅ
／Ｗ −Ａｌ界面状態及び表面七才・ロジーは非常に良
く、更に電極及び配線の層構成も簡易であシ、＋ＩｊＪ
熱性、熱性性安定性たＧａＡｓ系化合物半導体装置を得
られるという利点がある。
／Ｗ −Ａｌ界面状態及び表面七才・ロジーは非常に良
く、更に電極及び配線の層構成も簡易であシ、＋ＩｊＪ
熱性、熱性性安定性たＧａＡｓ系化合物半導体装置を得
られるという利点がある。
（応用分野）
本発明は、面１熱性を有するオーミック材及び配線材料
による素子の製造方法を示しているものであり、例えば
、アナログ、 ＧａＡｓ ＦＥＴ及びＧａＡｓ ＩＣな
どへ利用した場合には、信頼性の高いデバイスが実現可
能となる。
による素子の製造方法を示しているものであり、例えば
、アナログ、 ＧａＡｓ ＦＥＴ及びＧａＡｓ ＩＣな
どへ利用した場合には、信頼性の高いデバイスが実現可
能となる。
第１図ないし第４図は本発明の実施例によるＭＥＳＦＥ
Ｔの構造断面図、第５図は本発明におけるｎ＋ＧａＡｓ
上のｎ＋Ｇｅの表面からのＡｓイオンの濃度グロファイ
ル図である。 １・・・半絶縁性ＧａＡｓ基板、２− ｎ−’型ＧａＡ
ｓ層、３・・・ｎ型ＧａＡｓ層、４・・・ダート電極、
５・・Ｓ ＩＯ２−絶縁膜、６・・・Ｇｅ膜、７・・・
Ｗ −Ａｌ被覆、８・・・Ａｓイオンノ儂Ｍ ７’ロフ
アイル。 特許出願人 沖電気工業株式会社
Ｔの構造断面図、第５図は本発明におけるｎ＋ＧａＡｓ
上のｎ＋Ｇｅの表面からのＡｓイオンの濃度グロファイ
ル図である。 １・・・半絶縁性ＧａＡｓ基板、２− ｎ−’型ＧａＡ
ｓ層、３・・・ｎ型ＧａＡｓ層、４・・・ダート電極、
５・・Ｓ ＩＯ２−絶縁膜、６・・・Ｇｅ膜、７・・・
Ｗ −Ａｌ被覆、８・・・Ａｓイオンノ儂Ｍ ７’ロフ
アイル。 特許出願人 沖電気工業株式会社
Claims (1)
- 【特許請求の範囲】 ＧａＡｓ系化合物半導体基板にイオンを注入して複数の
素子をつくる工程と、前記素子間を配線する工程とを含
むＧａＡｓ系化合物半導体装置の製造方法る工程と、 不純物濃度分布が当該Ｇｅ膜の膜厚方向中央付近で最大
となるように当該Ｇｅ膜にＡｓイオンを高濃度にイオン
注入する工程と、 その後、高融点配線利料金属を前記Ｇｅ膜を含む全面に
被着させ、アニールする工程とを含むＧａＡｓ系化合物
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171382A JPS6064430A (ja) | 1983-09-19 | 1983-09-19 | ＧａＡｓ系化合物半導体装置の製造方法 |
| US06/602,578 US4540446A (en) | 1983-09-19 | 1984-04-20 | Method of forming ohmic contact on GaAs by Ge film and implanting impurity ions therethrough |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58171382A JPS6064430A (ja) | 1983-09-19 | 1983-09-19 | ＧａＡｓ系化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6064430A true JPS6064430A (ja) | 1985-04-13 |
| JPH046089B2 JPH046089B2 (ja) | 1992-02-04 |
Family
ID=15922140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58171382A Granted JPS6064430A (ja) | 1983-09-19 | 1983-09-19 | ＧａＡｓ系化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064430A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248470A (ja) * | 1985-04-23 | 1986-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス |
| JPS62205622A (ja) * | 1986-03-06 | 1987-09-10 | Agency Of Ind Science & Technol | オ−ミツク接触の形成方法 |
| JPS6457680A (en) * | 1987-03-18 | 1989-03-03 | Fujitsu Ltd | Compound semiconductor integrated circuit device |
| US4983653A (en) * | 1986-11-12 | 1991-01-08 | Diafoil Company, Ltd. | Polyester shrinkable film containing benzotriazole |
| US4985538A (en) * | 1986-11-12 | 1991-01-15 | Diafoil Company, Limited | Shrinkable polyester film |
-
1983
- 1983-09-19 JP JP58171382A patent/JPS6064430A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61248470A (ja) * | 1985-04-23 | 1986-11-05 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス |
| JPS62205622A (ja) * | 1986-03-06 | 1987-09-10 | Agency Of Ind Science & Technol | オ−ミツク接触の形成方法 |
| US4983653A (en) * | 1986-11-12 | 1991-01-08 | Diafoil Company, Ltd. | Polyester shrinkable film containing benzotriazole |
| US4985538A (en) * | 1986-11-12 | 1991-01-15 | Diafoil Company, Limited | Shrinkable polyester film |
| JPS6457680A (en) * | 1987-03-18 | 1989-03-03 | Fujitsu Ltd | Compound semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH046089B2 (ja) | 1992-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5641698A (en) | Method of fabricating FET device with double spacer | |
| JPS6239835B2 (ja) | ||
| US4540446A (en) | Method of forming ohmic contact on GaAs by Ge film and implanting impurity ions therethrough | |
| JP3213357B2 (ja) | シリコンスライス内に白金イオンを導入および拡散する方法 | |
| US4983536A (en) | Method of fabricating junction field effect transistor | |
| US5126805A (en) | Junction field effect transistor with SiGe contact regions | |
| JPH084093B2 (ja) | 半導体デバイスの製造方法 | |
| JPH046089B2 (ja) | ||
| US4259779A (en) | Method of making radiation resistant MOS transistor | |
| JP2611342B2 (ja) | 半導体装置の製造方法 | |
| JPS6160591B2 (ja) | ||
| JPS61187277A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6077467A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01112755A (ja) | 半導体装置の製造方法 | |
| JPS60780A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0783026B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS60123026A (ja) | 半導体装置の製造方法 | |
| JPH04359468A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS61144880A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6158986B2 (ja) | ||
| JPS6050966A (ja) | 電界効果トランジスタの製造方法 | |
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6124284A (ja) | 半導体装置の製造方法 | |
| JPH01293571A (ja) | 半導体素子の製造方法 | |
| JPS6239832B2 (ja) |