JPH0666541B2 - 多端子部品実装用プリント基板 - Google Patents
多端子部品実装用プリント基板Info
- Publication number
- JPH0666541B2 JPH0666541B2 JP62226265A JP22626587A JPH0666541B2 JP H0666541 B2 JPH0666541 B2 JP H0666541B2 JP 62226265 A JP62226265 A JP 62226265A JP 22626587 A JP22626587 A JP 22626587A JP H0666541 B2 JPH0666541 B2 JP H0666541B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- circuit board
- printed circuit
- terminal
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、フラットパッケージ型LSIなどの多端子部品
の各端子を該各端子に対向するようにプリント基板上に
規則的に配置した複数個のランドにそれぞれはんだ付け
する多端子部品実装用プリント基板に係り、特に、はん
だ付けの際、各ランド間の短絡あるいははんだ不足によ
る接続不良などの欠点を生ずることのない多端子部品実
装用プリント基板に関する。
の各端子を該各端子に対向するようにプリント基板上に
規則的に配置した複数個のランドにそれぞれはんだ付け
する多端子部品実装用プリント基板に係り、特に、はん
だ付けの際、各ランド間の短絡あるいははんだ不足によ
る接続不良などの欠点を生ずることのない多端子部品実
装用プリント基板に関する。
フラットパッケージ型LSIのプリント基板への実装は、
第３図および第４図に示すように、該LSI6の各端子８
を、該各端子８に対向するようにプリント基板１上に規
則的に配置した複数個のランド３にそれぞれはんだ付け
することによって行われる。ここで、はんだの供給は、
予めプリント基板１の各ランド３上にはんだペーストを
パターン印刷しておくことによって行い、また、はんだ
付け操作はレーザ、ベーパリフローあるいは熱風等によ
る加熱によって行われている。
第３図および第４図に示すように、該LSI6の各端子８
を、該各端子８に対向するようにプリント基板１上に規
則的に配置した複数個のランド３にそれぞれはんだ付け
することによって行われる。ここで、はんだの供給は、
予めプリント基板１の各ランド３上にはんだペーストを
パターン印刷しておくことによって行い、また、はんだ
付け操作はレーザ、ベーパリフローあるいは熱風等によ
る加熱によって行われている。
近年ますます高密度化しているLSIにおいて、各端子の
ピッチは0.65mmから0.5mmへ、端子幅は0.3mmから0.25mm
へ移行しつつあり、また、プリント基板においても、ラ
ンド間隔が0.25mmから0.15mmに移行しつつあるなど、微
細化が急速に進行している。このため、はんだペースト
５の印刷は、印刷作業性向上のため、一方向に配置され
たランド３を一括して帯状に被覆する（第４図はんだペ
ースト５）方法を採る場合が多く、該帯状はんだパター
ンの幅は、通常、0.35〜0.55mmとされている。ここで、
ランド３間を埋めたはんだは、プリント基板面に対する
濡れ性が小さいため、加熱はんだ付けの際、溶融状態で
基板面から遊離して、表面張力により各ランドに集ま
り、結果的に各ランド間のはんだは吸引除去された状態
となるものであるが、第５図に示すように、印刷はんだ
量が多すぎる場合にははんだがランド間に残存して短絡
10を生じ、また、印刷はんだ量が少なすぎる場合にはは
んだ不足11を生ずることになる。これらの欠点の発生を
防止するためには、はんだペースト５供給量の適量を選
び、かつ、これを一定に被覆することが重要な要素とな
る。
ピッチは0.65mmから0.5mmへ、端子幅は0.3mmから0.25mm
へ移行しつつあり、また、プリント基板においても、ラ
ンド間隔が0.25mmから0.15mmに移行しつつあるなど、微
細化が急速に進行している。このため、はんだペースト
５の印刷は、印刷作業性向上のため、一方向に配置され
たランド３を一括して帯状に被覆する（第４図はんだペ
ースト５）方法を採る場合が多く、該帯状はんだパター
ンの幅は、通常、0.35〜0.55mmとされている。ここで、
ランド３間を埋めたはんだは、プリント基板面に対する
濡れ性が小さいため、加熱はんだ付けの際、溶融状態で
基板面から遊離して、表面張力により各ランドに集ま
り、結果的に各ランド間のはんだは吸引除去された状態
となるものであるが、第５図に示すように、印刷はんだ
量が多すぎる場合にははんだがランド間に残存して短絡
10を生じ、また、印刷はんだ量が少なすぎる場合にはは
んだ不足11を生ずることになる。これらの欠点の発生を
防止するためには、はんだペースト５供給量の適量を選
び、かつ、これを一定に被覆することが重要な要素とな
る。
ランド間の短絡を防止し、かつ、実装作業時の位置合わ
せを容易にする方法として、先に、ランド周辺に、ラン
ドに密接して、ランドの厚さよりも厚い光硬化性の絶縁
樹脂層を形成する方法が提案されている（特公昭第61−
32840号）。この方法によれば、ランド間が予め隔離さ
れているため、実装作業に際して、短絡の問題を起すこ
とは少なくなる。
せを容易にする方法として、先に、ランド周辺に、ラン
ドに密接して、ランドの厚さよりも厚い光硬化性の絶縁
樹脂層を形成する方法が提案されている（特公昭第61−
32840号）。この方法によれば、ランド間が予め隔離さ
れているため、実装作業に際して、短絡の問題を起すこ
とは少なくなる。
しかしながら、ランド周辺に該ランドの厚さよりも厚い
光硬化性絶縁性樹脂層を形成した場合、該ランド部が凹
状となり、はんだを帯状に印刷した時に、該凹状部分で
はんだペーストがだれやすく、その断面形状が不均一と
なり、はんだペースト量が各ランドに対して一定になり
にくいという欠点があり、また、印刷時に、ステンレス
製メタルマスクが光硬化性絶縁樹脂層に圧着され、強く
押圧されるため、該樹脂層の端部に微細クラックが発生
し、はんだ付け時の熱負荷によってクラックが顕在化し
たり、密着性が低下するという欠点がある。
光硬化性絶縁性樹脂層を形成した場合、該ランド部が凹
状となり、はんだを帯状に印刷した時に、該凹状部分で
はんだペーストがだれやすく、その断面形状が不均一と
なり、はんだペースト量が各ランドに対して一定になり
にくいという欠点があり、また、印刷時に、ステンレス
製メタルマスクが光硬化性絶縁樹脂層に圧着され、強く
押圧されるため、該樹脂層の端部に微細クラックが発生
し、はんだ付け時の熱負荷によってクラックが顕在化し
たり、密着性が低下するという欠点がある。
また、ランド周辺に光硬化性絶縁樹脂層が存在しない場
合にも、同様に、ランド間の凹状部分ではんだペースト
がだれるため、ランド部へのはんだ供給量が不均一にな
るという欠点がある。
合にも、同様に、ランド間の凹状部分ではんだペースト
がだれるため、ランド部へのはんだ供給量が不均一にな
るという欠点がある。
本発明は、上記従来技術にみられる欠点を解決し、端子
ピッチの微細なLSIの端子をプリント基板上の各ランド
にはんだ付けをする際に、該ランドに適量のはんだペー
ストを均一に供給できるプリント基板を提供することを
目的とする。
ピッチの微細なLSIの端子をプリント基板上の各ランド
にはんだ付けをする際に、該ランドに適量のはんだペー
ストを均一に供給できるプリント基板を提供することを
目的とする。
上記目的は、LSIの各端子に対抗してプリント基板上に
規則的に配置された複数個のランドの周辺に、該各ラン
ドに密接して、該ランドの厚さの約３分の１以上で該ラ
ンドの厚さを越えない範囲の厚さの光硬化性絶縁性樹脂
層を設けることによって達成することができる。
規則的に配置された複数個のランドの周辺に、該各ラン
ドに密接して、該ランドの厚さの約３分の１以上で該ラ
ンドの厚さを越えない範囲の厚さの光硬化性絶縁性樹脂
層を設けることによって達成することができる。
プリント基板上のランドの周辺に、該ランドに密接して
設けた光硬化性絶縁性樹脂層の厚さが該ランドの厚さの
３分の１以上で該ランドの厚さを越えない範囲であるた
め、ランドとランド以外の部分の段差が小となり、より
平坦化されていることによって、はんだペースト印刷時
のペーストのだれが小となり、各ランド当りのはんだ量
が均一となる。
設けた光硬化性絶縁性樹脂層の厚さが該ランドの厚さの
３分の１以上で該ランドの厚さを越えない範囲であるた
め、ランドとランド以外の部分の段差が小となり、より
平坦化されていることによって、はんだペースト印刷時
のペーストのだれが小となり、各ランド当りのはんだ量
が均一となる。
また、絶縁膜層の高さがランドの高さと同じかそれより
も低いため、はんだペースト印刷時に、前記従来技術に
みられたようなメタルマスクの押圧による絶縁樹脂層の
クラック現象が発生することがない。
も低いため、はんだペースト印刷時に、前記従来技術に
みられたようなメタルマスクの押圧による絶縁樹脂層の
クラック現象が発生することがない。
以下本発明の一実施例について図面によって説明する。
第１図は本発明による多端子部品実装用プリント基板お
よびそれに実装すべきLSIを示す概略模式図で、多端子
部品実装用プリント基板１は基材２上にLSIの各端子に
対向するように規則的に配置した複数個のランド３、該
各ランド３周辺に該各ランドに密接して、該各ランド３
の厚さの３分の１以上でランドの厚さを越えない範囲の
厚さで設けた光硬化性絶縁性樹脂層４からなり、LSI6は
LSI本体７および該LSI本体７の周辺に一方向に突設して
設けられた複数個の端子８からなることを示す。ここ
で、ランド部周辺に該ランドに密接して設ける光硬化性
絶縁性樹脂層４の形成は、まず、予めランド３を設けた
基材２の全面に、該ランドの厚さの３分の１以上の厚さ
で該ランドの厚さを越えない範囲の厚さの該光硬化性絶
縁性樹脂層を塗布し、次いで、所定パターンのマスクを
用いてランド３以外の部分を露光し、硬化させ、さら
に、現像処理を施すことによりランド３部の該樹脂層を
溶解除去することにより行った。なお、該ランド部につ
いては、はんだ付け性を良好ならしめるため、無電解銅
めっきを施した。上記のようにして得られた基板につい
て、はんだペースト５の帯状パターン印刷を行ったが、
ランド３間の絶縁樹脂層４上においてはんだペースト５
のだれることのない均一なはんだ層を得ることができ
た。この基板について、さらに、LSI6の各端子８をそれ
ぞれ対向するランド３上に載置してはんだ付け操作を行
ったが、第２図にみられるように、各端子間の短絡不良
やはんだ不足などの欠点のない良好なはんだ付け部９を
得ることができた。
よびそれに実装すべきLSIを示す概略模式図で、多端子
部品実装用プリント基板１は基材２上にLSIの各端子に
対向するように規則的に配置した複数個のランド３、該
各ランド３周辺に該各ランドに密接して、該各ランド３
の厚さの３分の１以上でランドの厚さを越えない範囲の
厚さで設けた光硬化性絶縁性樹脂層４からなり、LSI6は
LSI本体７および該LSI本体７の周辺に一方向に突設して
設けられた複数個の端子８からなることを示す。ここ
で、ランド部周辺に該ランドに密接して設ける光硬化性
絶縁性樹脂層４の形成は、まず、予めランド３を設けた
基材２の全面に、該ランドの厚さの３分の１以上の厚さ
で該ランドの厚さを越えない範囲の厚さの該光硬化性絶
縁性樹脂層を塗布し、次いで、所定パターンのマスクを
用いてランド３以外の部分を露光し、硬化させ、さら
に、現像処理を施すことによりランド３部の該樹脂層を
溶解除去することにより行った。なお、該ランド部につ
いては、はんだ付け性を良好ならしめるため、無電解銅
めっきを施した。上記のようにして得られた基板につい
て、はんだペースト５の帯状パターン印刷を行ったが、
ランド３間の絶縁樹脂層４上においてはんだペースト５
のだれることのない均一なはんだ層を得ることができ
た。この基板について、さらに、LSI6の各端子８をそれ
ぞれ対向するランド３上に載置してはんだ付け操作を行
ったが、第２図にみられるように、各端子間の短絡不良
やはんだ不足などの欠点のない良好なはんだ付け部９を
得ることができた。
なお、第３図は本発明による多端子部品プリント基板を
用いたLSI実装の完了した状態を示す概略斜視図であ
る。
用いたLSI実装の完了した状態を示す概略斜視図であ
る。
以上述べてきたように、フラットパッケージLSI等多端
子部品実装用のプリント基板を、本発明の構成によるプ
リント基板、すなわち、ランド周辺に、該ランドに密接
して、該ランドの厚さの約３分の１以上で該ランドの厚
さを越えない範囲の厚さの光硬化性絶縁性樹脂を設ける
ことによりランドとランド以外の部分との段差を小さく
したプリント基板とすることによって、はんだ供給を均
一に行うことができ実装時におけるランド間の短絡不良
あるいははんだ不足等の不良の発生を防止することがで
きた。また、その結果、短絡部の検査あるいは欠陥部の
修正作業等の簡潔化あるいは省略化をはかることがで
き、作業の効率向上に寄与することができた。
子部品実装用のプリント基板を、本発明の構成によるプ
リント基板、すなわち、ランド周辺に、該ランドに密接
して、該ランドの厚さの約３分の１以上で該ランドの厚
さを越えない範囲の厚さの光硬化性絶縁性樹脂を設ける
ことによりランドとランド以外の部分との段差を小さく
したプリント基板とすることによって、はんだ供給を均
一に行うことができ実装時におけるランド間の短絡不良
あるいははんだ不足等の不良の発生を防止することがで
きた。また、その結果、短絡部の検査あるいは欠陥部の
修正作業等の簡潔化あるいは省略化をはかることがで
き、作業の効率向上に寄与することができた。
第１図は本発明による多端子部品実装用プリント基板お
よび該基板に実装するLSIを示す概略部分模式図、第２
図は本発明による多端子部品実装用プリント基板を用い
てLSIの実装を行った状態を示す概略部分模式図、第３
図は本発明による多端子部品実装用プリント基板を用い
てLSIの実装が完了した状態を示す概略斜視図、第４図
は従来技術による多端子部品実装用プリント基板および
該基板に実装するLSIを示す概略部分模式図、第５図は
従来技術による多端子部品実装用プリント基板を用いて
LSIの実装を行った状態を示す概略部分模式図である。 １……多端子部品実装用プリント基板 ２……基材、３……ランド ４……光硬化性絶縁性樹脂層 ５……はんだペースト、６……LSI ７……LSI本体、８……端子 ９……はんだ付け部、10……短絡 11……はんだ不足
よび該基板に実装するLSIを示す概略部分模式図、第２
図は本発明による多端子部品実装用プリント基板を用い
てLSIの実装を行った状態を示す概略部分模式図、第３
図は本発明による多端子部品実装用プリント基板を用い
てLSIの実装が完了した状態を示す概略斜視図、第４図
は従来技術による多端子部品実装用プリント基板および
該基板に実装するLSIを示す概略部分模式図、第５図は
従来技術による多端子部品実装用プリント基板を用いて
LSIの実装を行った状態を示す概略部分模式図である。 １……多端子部品実装用プリント基板 ２……基材、３……ランド ４……光硬化性絶縁性樹脂層 ５……はんだペースト、６……LSI ７……LSI本体、８……端子 ９……はんだ付け部、10……短絡 11……はんだ不足
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小関 護 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所戸塚工場内 (56)参考文献 特開 昭59−148388（ＪＰ，Ａ)
Claims (1)
- 【請求項１】フラットパッケージ型LSIなどの多端子部
品の各端子を該各端子に対向するようにプリント基板上
に規則的に配置した複数個のランドにそれぞれはんだ付
けする多端子部品実装用プリント基板において、該ラン
ド周辺に、該ランドに密接して、該ランドの厚さの約３
分の１以上で該ランドの厚さを越えない範囲の厚さの光
硬化性の絶縁性樹脂層を設けたことを特徴とする多端子
部品実装用プリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62226265A JPH0666541B2 (ja) | 1987-09-11 | 1987-09-11 | 多端子部品実装用プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62226265A JPH0666541B2 (ja) | 1987-09-11 | 1987-09-11 | 多端子部品実装用プリント基板 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9003565A Division JP2842425B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装方法 |
| JP9003564A Division JP2768358B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装用プリント基板 |
| JP9003563A Division JP2768357B2 (ja) | 1997-01-13 | 1997-01-13 | 多端子部品実装用プリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6471198A JPS6471198A (en) | 1989-03-16 |
| JPH0666541B2 true JPH0666541B2 (ja) | 1994-08-24 |
Family
ID=16842495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62226265A Expired - Fee Related JPH0666541B2 (ja) | 1987-09-11 | 1987-09-11 | 多端子部品実装用プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666541B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5293271A (en) * | 1976-02-02 | 1977-08-05 | Hitachi Ltd | Semiconductor device and its manufacture for that device |
| JPS575385A (en) * | 1980-06-12 | 1982-01-12 | Clarion Co Ltd | Printed circuit board |
| JPS5776897A (en) * | 1980-10-31 | 1982-05-14 | Nippon Electric Co | Printed circuit board |
| JPS59148388A (ja) * | 1983-02-14 | 1984-08-25 | キヤノン株式会社 | プリント配線板 |
| JPS6132840A (ja) * | 1984-07-25 | 1986-02-15 | Fuji Photo Film Co Ltd | ハロゲン化銀写真感光材料 |
| JPS6357775U (ja) * | 1986-10-01 | 1988-04-18 |
-
1987
- 1987-09-11 JP JP62226265A patent/JPH0666541B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6471198A (en) | 1989-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315070A (en) | Printed wiring board to which solder has been applied | |
| TW202145849A (zh) | 晶片零件的安裝構造 | |
| US5172853A (en) | Method for applying solder to printed wiring boards and printed wiring board to which solder has been applied | |
| JPH0715122A (ja) | 接合用フィルム構体および電子部品実装方法 | |
| US5400953A (en) | Method of printing a bonding agent | |
| JPH0666541B2 (ja) | 多端子部品実装用プリント基板 | |
| US5373113A (en) | Solder reflow mounting board | |
| JP2862003B2 (ja) | 多端子部品実装用プリント基板 | |
| JPH0846349A (ja) | はんだ付け方法 | |
| JP2768358B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2842425B2 (ja) | 多端子部品実装方法 | |
| JP2768357B2 (ja) | 多端子部品実装用プリント基板 | |
| JP2001077522A (ja) | 電子部品の実装方法 | |
| JPH05283587A (ja) | 多リード素子の半田付方法 | |
| JP3905355B2 (ja) | チップ部品の実装方法 | |
| JPH0435917B2 (ja) | ||
| JPH10326956A (ja) | プリント配線板、該プリント配線板の製造方法及び該プリント配線板への電子部品の実装方法 | |
| JPH0739220B2 (ja) | クリ−ム半田印刷用スクリ−ンマスク | |
| JPS6225900Y2 (ja) | ||
| JPH0823189A (ja) | 電子部品実装用フィルム及び接合材料供給方法及び電 子部品実装方法 | |
| JPH0443697A (ja) | ハンダ付け方法 | |
| JPH08102596A (ja) | 面実装部品の実装方法 | |
| JPH0463489A (ja) | 多端子表面実装型部品の半田付構造 | |
| JPH06334320A (ja) | 電子部品の実装方法 | |
| JP2000332398A (ja) | 電子部品実装方法及び電子部品実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |