JPH0667193B2 - 単相ブリツジインバ−タの制御装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は負荷および電源電圧変動に対して高速応答可
能な単相ブリツジインバータの制御装置に関するもので
ある。

〔従来の技術〕

一般に電流瞬時値制御方式は平均値制御方式に比べて負
荷および電源電圧変動に対して高速応答となる。しかし
ながら、この方式をトランスをを介在させるＤＣ−ＤＣ
変換器に適用する場合、負荷に対してオン−オフ周波数
が一定とならないため、トランスの飽和や偏磁などの問
題が生じる。

そこで、これらの問題を考慮したトランスを介在させた
ＤＣ−ＤＣ変換器用の瞬時値制御方式として従来は例え
ば電気学会半導体電力変換研究会資料ＳＰＣ−８６−１
３「溶接電源の高速制御化に伴う問題点と対策」（Ｐ２
１〜３３）（１９８６年２月１日発行）がある。第４図
は従来の単相ブリツジインバータの制御装置の一例を示
す構成図であり、同図において、１は直流電圧源、２，
３，４，５はトランジスタで、トランジスタ２とトラン
ジスタ３およびトランジスタ４とトランジスタ５をそれ
ぞれ直列接続し、かつこの直列接続されたトランジスタ
２，３と４，５とを直流電圧源１に対して並列に接続し
てブリツジ回路を構成している。６は変圧器、７は整流
器、８はコイル、９は抵抗、１０は電流検出器、１１，
１２，１３，１４はベースアンプ、１５はスイツチ、１
６はアンドゲート、１７は基本パルス発生器、１８はＪ
−Ｋフリツプフロツプ、１９はコンパレータ、20は電流
基準設定器である。

次に動作について説明する。

第５図は第４図の各点の動作波形を示す図で、第４図に
示す制御装置は負荷抵抗９の電流を一定に制御するため
に基本パルス発生器１７よりの基本パルスの出力の可否
を電流検出器１０によつて検出した電流と電流基準設定
器２０よりの基準電流との比較により決定し、Ｊ−Ｋフ
リツプフロツプ１８のＱ出力の反転時刻を基本パルス発
生器１７よりの基本パルスの立上り時刻に限定して出力
させ、ＡＮＤゲート１６より一定幅のパルスを出力させ
ると共に、オフ時間を調整するものである。

しかして、トランジスタ２〜５の点弧タイミングとＡＮ
Ｄゲート１６以降の信号の関係を示す第５図において、
ＡＮＤゲート１６よりのパルス１０１はオン時間が一定
で、オフ時間が電流を制御するために変化している。こ
のパルス信号１０１はスイツチ１５に入力される。この
スイツチ１５はＡＮＤゲート１６よりのパルス１０１を
交互にトランジスタ２，５とトランジスタ３，４とに振
り分けるように動作し、この結果スイツチ１５の一方の
端子と他方の端子とにはパルス１０１が振り分けられて
パルス１１１とパルス１１２として表われる。いま、ス
イツチ１５が図示状態に接続されていると、トランジス
タ２，５がパルス１１２によつて駆動され、スイツチ１
５が図示状態から切換つて接続されると、トランジスタ
３，４がパルス１１１によつて駆動されることになり、
トランジスタ２，５とトランジスタ３，４とが交互に駆
動される結果、変圧器６の入力電圧として図示する交流
波形Ｖ_１が得られることになる。

〔発明が解決しようとする問題点〕

従来の単相ブリツジインバータの制御装置は以上のよう
に構成されているので、例えば同一信号のパルス１１２
で駆動されるトランジスタ２，５のうち一方のトランジ
スタ２のオン／オフ時間が他方のトランジスタ５のオン
／オフ時間よりも短く、オンもオフも早ければ、スイツ
チングロスはすべてトランジスタ２で発生するスイツチ
ングロスの片寄りが生ずることになる。この場合、スイ
ツチング周波数が高いと、熱設計を発熱量の多いトラン
ジスタ２に合せることが必要で、このため冷却器が大型
化するなどの問題点があつた。

この発明は上記のような問題点を解消するためになされ
たもので、スイツチングロスの発生を均一化し、熱を分
散させることで冷却器を小型化し、安価なものとして全
体の価格を下げることができる単相ブリツジインバータ
の制御装置を得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る単相ブリツジインバータの制御装置は、
４辺に自己消弧機能付電気弁を接続したブリツジ回路の
対向する辺同志を組とし、該組の自己消弧機能付電気弁
のオンタイミングとオフタイミングとの少なくとも一方
に時間差をもたせるために負荷の電気量を検出して制御
パルスを得る制御パルス発生手段と組をなす各自己消弧
機能付電気弁に制御パルスを交互に繰返し供給するスイ
ツチ回路との間に上記制御パルス発生手段よりの制御パ
ルスの一部に時間差を生じさせる時間差生成手段を設け
るようにしたものである。

〔作用〕

この発明における単相ブリツジインバータの制御装置は
ブリツジ回路を構成する４辺にそれぞれ設けられた自己
消弧機能付電気弁のオンタイミングとオフタイミングと
の少なくともいずれか一方に時間差をもたせる。そのた
めに負荷の電気量を検出し、この検出値を基に制御パル
スを発生させ、この制御パルスを時間差生成手段を通し
ておよび制御パルスを直接にスイツチ回路に供給して組
をなす各自己消弧機能付電気弁を交互に繰返し駆動させ
る。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、第４図と同一構成部分には同一符号を付し
てその説明を省略する。第１図において、２１は遅れ要
素、２２は遅れ要素２１の出力とＡＮＤゲート１６の出
力とで論理和をとるＯＲゲート、２３はＯＲゲート２２
の出力端と接続されるスイツチ、２４はＡＮＤゲート１
６の出力端と接続されるスイツチで、これらスイツチ２
３，２４は同期して動作し、かつ１パルス毎に接続点を
変える。そして、スイツチ２３と２４とでスイツチ回路
２５を構成している。２６はスイツチ２７と２８とで構
成され、スイツチ回路２５と同一機能を有するスイツチ
回路で、これらスイツチ２７，２８は同期して動作し、
かつ１パルス毎に接続点を変える。２９はスイツチ３０
と３１とで構成され、スイツチ回路２５と同一機能を有
するスイツチ回路で、これらスイツチ３０，３１は同期
して動作し、かつ１パルス毎に接続点を変える。

次に第２図を用いて動作を説明する。ＡＮＤゲート１６
の出力にオフ時間が制御された制御パルス１０１が出力
されることは第４図に示す例と同じである。第１図の回
路では制御パルス１０１は遅れ要素２１に入力され、一
定時間Δｔだけ遅れることになり、遅れ要素２１よりの
出力と原信号である制御パルス１０１とをＯＲゲート２
２に入力すると、ＯＲゲート２２の出力にオフタイミン
グがΔｔだけ遅れた信号１０２を制御パルスとして得
る。いま、ＡＮＤゲート１６よりの制御パルス１０１が
スイツチ２４に、ＯＲゲート２２よりのパルス１０２が
スイツチ２３にそれぞれ入力されると、スイツチ回路２
５，２６のスイツチ２３，２４，２７，２８の接続点が
図示の状態から切換つてパルス信号１０１は信号線１０
４を通つてスイツチ回路２６の一方のスイツチ２８に入
力され、次いで信号線１０８を通つてトランジスタ３に
入力されてこれを駆動する。また、同時にパルス信号１
０２は信号線１０３を通つてスイツチ回路２６の他方の
スイツチ２７に入力され、次いで信号線１０７を通つて
トランジスタ４に入力されてこれを駆動する。次に、Ａ
ＮＤゲート１６よりのパルス信号１０１がスイツチ２４
に入力されると共に、ＯＲゲート２２よりのパルス信号
１０２がスイツチ２３に入力されると、スイツチ回路２
５のスイツチ２３，２４の接続点が図示の状態に切換
り、スイツチ回路２９のスイツチ３０，３１の接続点が
図示の状態から切換つてパルス信号１０１は信号線１０
６を通つてスイツチ回路２９の一方のスイツチ３１に入
力され、次いで信号線１１０を通つてトランジスタ５に
入力され、これを駆動する。また、同時にパルス信号１
０２は信号線１０５を通つてスイツチ回路２９の他方の
スイツチ３０に入力され、次いで信号線１０９を通つて
トランジスタ２に入力され、これを駆動する。このよう
にスイツチ２３は入力されるパルス信号１０２を信号線
１０３と１０５に、またスイツチ２４は入力されるパル
ス信号１０１を信号線１０４と１０６に交互に振り分け
る。また、スイツチ回路２６と２９とでも信号線１０３
〜１０６を通つてくるパルス信号を信号線１０７と１０
８および信号線１０９と１１０に交互に振り分けること
になるので、トランジスタ２〜５の点弧信号は順次にオ
フタイミングが遅くなる。よつて、オフ時のスイツチン
グロスは早くオフするトランジスタに発生するので、ト
ランジスタ３→トランジスタ５→トランジスタ４→トラ
ンジスタ２の順でスイツチングロスが発生し、そのロス
は分散されることになる。

また、第３図は電圧制御を行う場合の実施例で、４０は
コンデンサ、４１は電圧検出器、４２は電圧コントロー
ラ、４３はＰＷＭ制御回路である。

しかして、この実施例は負荷抵抗９の電圧を電圧検出器
４１で検出し、電圧コントローラ４２により基準電圧と
の差をとり、ＰＷＭ制御回路４３でパルス幅を制御する
ようにしたものである。

なお、上記両実施例ではオフタイミングのみを遅らせた
例で説明したが、オンタイミングを遅らせてもよく、オ
ンタイミングを遅らせることによりオン時のスイツチン
グロスの均一化が図れる。また、ブリツジ回路をトラン
ジスタによつて構成させたが、自己消弧機能を持つ電気
弁であればトランジスタに限定されることはない。

〔発明の効果〕

以上のようにこの発明によれば単相ブリツジインバータ
の制御装置を４辺に自己消弧機能付電気弁を接続したブ
リツジ回路の対向する辺同志を組とし、該組の自己消弧
機能付電気弁のオンタイミングとオフタイミングとの少
なくとも一方に時間差をもたせるために負荷の電気量を
検出して制御パルスを得る制御パルス発生手段と組をな
す各自己消弧機能付電気弁に制御パルスを交互に繰返し
供給するスイツチ回路との間に上記制御パルス発生手段
よりの制御パルスの一部に時間差を生じさせる時間差生
成手段を設けるように構成したので、スイツチングロス
の発生を分散させることができ、よつて自己消弧機能付
電気弁で生じる熱を分散できることとなり、信頼性が向
上でき、冷却器を小型化可能として価格を安価にできる
ものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による単相ブリツジインバ
ータの制御装置を示す回路構成図、第２図は第１図の要
部の動作波形を示す動作説明図、第３図はこの発明の他
の実施例を示す単相ブリツジインバータの制御装置を示
す回路構成図、第４図は従来の単相ブリツジインバータ
の制御装置の一例を示す回路構成図、第５図は第４図の
要部の動作波形を示す動作説明図である。 １は直流電圧源、２，３，４，５はトランジスタ、１６
はＡＮＤゲート、２１は遅れ要素、２２はＯＲゲート、
２３，２４，２７，２８，３０，３１はスイツチ、２
５，２６，２９はスイツチ回路である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】２個の自己消弧機能付電気弁を直列接続し
   た２組の直列回路を直流電源に対して並列に接続してブ
   リツジ回路を構成し、このブリツジ回路の一方の対辺に
   接続された各自己消弧機能付電気弁および他方の対辺に
   接続された各自己消弧機能付電気弁を制御パルス発生手
   段よりスイツチ回路を介して供給される制御パルスによ
   り交互に繰返し駆動させて負荷の電気量を一定に制御す
   るようにした単相ブリツジインバータの制御装置におい
   て、上記制御パルス発生手段にこれよりの制御パルスが
   供給され、上記自己消弧機能付電気弁のオンタイミング
   とオフタイミングとの一方または双方に時間差を生じさ
   せる時間差生成手段を接続し、この時間差生成手段にこ
   れよりの時間差を有する制御パルスおよび上記制御パル
   ス発生手段よりの制御パルスを同時に受けて組をなす各
   自己消弧機能付電気弁に交互に繰返し出力するスイツチ
   回路を備えたことを特徴とする単相ブリツジインバータ
   の制御装置。