JPH0668014A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPH0668014A JPH0668014A JP21707192A JP21707192A JPH0668014A JP H0668014 A JPH0668014 A JP H0668014A JP 21707192 A JP21707192 A JP 21707192A JP 21707192 A JP21707192 A JP 21707192A JP H0668014 A JPH0668014 A JP H0668014A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- command
- mode
- input
- correctness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 入出力制御装置に関し、インタフェースの応
答性能を向上させることを目的とする。 【構成】 コマンドとパラメータの組合わせで命令が伝
達されるインタフェース３を備えた入出力制御装置２で
あって、パラメータが正しいか否かの確認処理を実施す
るモードと、該パラメータの該正否の確認処理を省略す
るモードの二つのモードのうち、指示されたモードを実
行する制御手段４を設けた構成とする。
答性能を向上させることを目的とする。 【構成】 コマンドとパラメータの組合わせで命令が伝
達されるインタフェース３を備えた入出力制御装置２で
あって、パラメータが正しいか否かの確認処理を実施す
るモードと、該パラメータの該正否の確認処理を省略す
るモードの二つのモードのうち、指示されたモードを実
行する制御手段４を設けた構成とする。
Description
【０００１】
【産業上の利用分野】本発明はコマンドとパラメータの
組合わせで命令を伝達するインタフェースを備えた入出
力制御装置に係り、特に該パラメータが正しいか否かの
確認を省略することにより、インタフェースの応答性能
を向上させる入出力制御装置に関する。
組合わせで命令を伝達するインタフェースを備えた入出
力制御装置に係り、特に該パラメータが正しいか否かの
確認を省略することにより、インタフェースの応答性能
を向上させる入出力制御装置に関する。
【０００２】近年の計算機システムでは、その高性能と
高速化が要求されており、このため、そこで使用される
各装置間のインタフェースにおいて、高速な応答性能、
即ち、高速なレスポンスを実現する必要がある。
高速化が要求されており、このため、そこで使用される
各装置間のインタフェースにおいて、高速な応答性能、
即ち、高速なレスポンスを実現する必要がある。
【０００３】
【従来の技術】図５は従来技術の一例を説明するフロー
チャートである。コマンドとパラメータの組合わせで命
令を伝達するインタフェースを備えた入出力制御装置に
おいては、図５に示す如く、ステップ(1) で上位装置か
らのコマンドとパラメータの受信を監視しており、コマ
ンドとパラメータが受信されると、ステップ(2) でこの
コマンドとパラメータを受領する。
チャートである。コマンドとパラメータの組合わせで命
令を伝達するインタフェースを備えた入出力制御装置に
おいては、図５に示す如く、ステップ(1) で上位装置か
らのコマンドとパラメータの受信を監視しており、コマ
ンドとパラメータが受信されると、ステップ(2) でこの
コマンドとパラメータを受領する。
【０００４】そして、ステップ(3) で受信したパラメー
タの正否の確認処理を実行し、ステップ(4) で、その実
行結果が正常であれば、ステップ(5) で受信したコマン
ドとパラメータの組合わせで伝達された命令を実行し、
ステップ(6) で指示された命令の処理が終了したことを
上位装置に通知した後、ステップ(1) の処理に戻る。
タの正否の確認処理を実行し、ステップ(4) で、その実
行結果が正常であれば、ステップ(5) で受信したコマン
ドとパラメータの組合わせで伝達された命令を実行し、
ステップ(6) で指示された命令の処理が終了したことを
上位装置に通知した後、ステップ(1) の処理に戻る。
【０００５】ステップ(4) におけるパラメータの正否の
確認処理が正常でない場合は、ステップ(7) の処理に移
行し、異常パラメータの処理（例えば、上位装置にエラ
ーを報告する）を実行してステップ(6) の処理に移行す
る。
確認処理が正常でない場合は、ステップ(7) の処理に移
行し、異常パラメータの処理（例えば、上位装置にエラ
ーを報告する）を実行してステップ(6) の処理に移行す
る。
【０００６】
【発明が解決しようとする課題】上記の如く、従来のコ
マンドとパラメータの組合わせで命令を伝達するインタ
フェースを備えた入出力制御装置では、ステップ(3) で
常にパラメータの正否の確認処理を行っている。
マンドとパラメータの組合わせで命令を伝達するインタ
フェースを備えた入出力制御装置では、ステップ(3) で
常にパラメータの正否の確認処理を行っている。
【０００７】従って、上位装置から常に正常なパラメー
タが送られて来るような計算機システムに組み込まれた
状態で使用される場合においても、必ずパラメータの正
否の確認処理が実行されている。
タが送られて来るような計算機システムに組み込まれた
状態で使用される場合においても、必ずパラメータの正
否の確認処理が実行されている。
【０００８】このため、上位装置がスループットを向上
させようとして、コマンドとパラメータを組み合わせた
命令を短時間に多数発行しようとしても、入出力制御装
置側で必ずパラメータの正否の確認処理を行っているた
め、この確認に必要な処理時間によってインタフェース
の応答時間が遅くなっている。
させようとして、コマンドとパラメータを組み合わせた
命令を短時間に多数発行しようとしても、入出力制御装
置側で必ずパラメータの正否の確認処理を行っているた
め、この確認に必要な処理時間によってインタフェース
の応答時間が遅くなっている。
【０００９】従って、上位装置が送出する各命令の発行
時間間隔が長くなってしまい、計算機システムのスルー
プットを向上させることが出来ないという問題がある。
本発明はこのような問題点に鑑み、上位装置から正常な
パラメータが常に送られて来るような計算機システムに
使用される場合、このパラメータの正否を確認する処理
を省略することを可能とすることにより、入出力制御装
置のインタフェースにおける応答時間を速くして、計算
機システムのスループットを向上させることを目的とし
ている。
時間間隔が長くなってしまい、計算機システムのスルー
プットを向上させることが出来ないという問題がある。
本発明はこのような問題点に鑑み、上位装置から正常な
パラメータが常に送られて来るような計算機システムに
使用される場合、このパラメータの正否を確認する処理
を省略することを可能とすることにより、入出力制御装
置のインタフェースにおける応答時間を速くして、計算
機システムのスループットを向上させることを目的とし
ている。
【００１０】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。入出力制御装置２は、コマン
ドとパラメータの組合わせで命令が伝達されるインタフ
ェース３を備えており、前記パラメータが正しいか否か
の確認処理を実施するモードと、該パラメータの該正否
の確認処理を省略するモードの二つのモードのうち、指
示されたモードを実行する制御手段４を設けている。
明するブロック図である。入出力制御装置２は、コマン
ドとパラメータの組合わせで命令が伝達されるインタフ
ェース３を備えており、前記パラメータが正しいか否か
の確認処理を実施するモードと、該パラメータの該正否
の確認処理を省略するモードの二つのモードのうち、指
示されたモードを実行する制御手段４を設けている。
【００１１】そして、指示手段５は前記制御手段４に対
し、前記パラメータの正否の確認処理を実施するモー
ド、又は、該パラメータの正否の確認処理を省略するモ
ードをインタフェース３を経て指示する。
し、前記パラメータの正否の確認処理を実施するモー
ド、又は、該パラメータの正否の確認処理を省略するモ
ードをインタフェース３を経て指示する。
【００１２】又、上位装置１は前記制御手段４に対し、
前記パラメータの正否の確認処理を実施するモード、又
は、該パラメータの正否の確認処理を省略するモードの
指示をインタフェース３を経て行う。
前記パラメータの正否の確認処理を実施するモード、又
は、該パラメータの正否の確認処理を省略するモードの
指示をインタフェース３を経て行う。
【００１３】又、入出力制御装置２は、電源投入後に同
一コマンドが複数回実施されるまでは、前記パラメータ
の正否の確認処理を実施するモードを実行し、その後
は、該パラメータの正否の確認処理を省略するモードの
実行に移行する制御手段４を設けている。
一コマンドが複数回実施されるまでは、前記パラメータ
の正否の確認処理を実施するモードを実行し、その後
は、該パラメータの正否の確認処理を省略するモードの
実行に移行する制御手段４を設けている。
【００１４】又更に、入出力制御装置２は該パラメータ
の正否の確認処理を省略するモードで動作中に、受信し
たコマンドの実行により異常発生を検出した場合、その
後に該コマンドと同一コマンドを実行する時は、前記パ
ラメータの正否の確認処理を実施するモードを複数回実
行する制御手段４を設けている。
の正否の確認処理を省略するモードで動作中に、受信し
たコマンドの実行により異常発生を検出した場合、その
後に該コマンドと同一コマンドを実行する時は、前記パ
ラメータの正否の確認処理を実施するモードを複数回実
行する制御手段４を設けている。
【００１５】
【作用】上記の如く構成することにより、従来は必ず実
行されていたパラメータの正否を確認する処理を省略す
ることが可能となるため、インタフェース３のレスポン
スを向上させることが出来る。
行されていたパラメータの正否を確認する処理を省略す
ることが可能となるため、インタフェース３のレスポン
スを向上させることが出来る。
【００１６】これは、常に上位装置１から正しいパラメ
ータが伝達される場合、その正否の確認は不要であり省
略することが出来る。なぜならば、異常なパラメータが
伝達されると、その異常なパラメータの指示に起因する
エラーの回復作業による処理時間が要求されて、計算機
システムのスループットが低下するため、通常は上位装
置１から正常なコマンドとパラメータが伝達されるから
である。
ータが伝達される場合、その正否の確認は不要であり省
略することが出来る。なぜならば、異常なパラメータが
伝達されると、その異常なパラメータの指示に起因する
エラーの回復作業による処理時間が要求されて、計算機
システムのスループットが低下するため、通常は上位装
置１から正常なコマンドとパラメータが伝達されるから
である。
【００１７】従って、この入出力制御装置２を使用する
計算機システムのスループットを向上させることが出来
る。尚、上位装置１からモード指示を可能としているた
め、入出力制御装置２が人手の触れにくい所に置かれて
も、モードの切替えが容易に行える。
計算機システムのスループットを向上させることが出来
る。尚、上位装置１からモード指示を可能としているた
め、入出力制御装置２が人手の触れにくい所に置かれて
も、モードの切替えが容易に行える。
【００１８】しかしながら、計算機システムの評価の段
階では、計算機システム全体が正常に動作する保証が無
い。これは、入出力制御装置２に対し、必ず正常なコマ
ンドとパラメータが伝達される保証が無いことを意味す
る。
階では、計算機システム全体が正常に動作する保証が無
い。これは、入出力制御装置２に対し、必ず正常なコマ
ンドとパラメータが伝達される保証が無いことを意味す
る。
【００１９】従って、入出力制御装置２は電源投入後、
同一コマンドが複数回実施されるまでは、パラメータの
正否の確認処理を実施するモードを実行し、その後は、
パラメータの正否の確認処理を省略するモードの実行に
移行することで、計算機システムの初期段階における異
常なパラメータの発行を検出することが出来る。
同一コマンドが複数回実施されるまでは、パラメータの
正否の確認処理を実施するモードを実行し、その後は、
パラメータの正否の確認処理を省略するモードの実行に
移行することで、計算機システムの初期段階における異
常なパラメータの発行を検出することが出来る。
【００２０】又、パラメータの正否の確認処理を省略す
るモードで動作中に、受信したコマンドの実行により異
常発生を検出した場合、その後に該コマンドと同一コマ
ンドを実行する時は、パラメータの正否の確認処理を実
施するモードを複数回実行するため、異常発生の原因が
パラメータにあるのならば、その検出が可能となる。
るモードで動作中に、受信したコマンドの実行により異
常発生を検出した場合、その後に該コマンドと同一コマ
ンドを実行する時は、パラメータの正否の確認処理を実
施するモードを複数回実行するため、異常発生の原因が
パラメータにあるのならば、その検出が可能となる。
【００２１】
【実施例】図２は本発明の一実施例を示す回路のブロッ
ク図で、図３はモード設定の一例を説明する図である。
ク図で、図３はモード設定の一例を説明する図である。
【００２２】入出力制御装置２のプロセッサ１１は、制
御記憶１２に格納されているプログラムを読出して動作
し、インタフェース回路８を経てチャネル６が送出する
命令を解析し、データの書込みであれば、インタフェー
ス回路１０を経てディスク装置７を制御し、ディスク装
置７の指定されたヘッドを指定されたシリンダに位置付
けさせる。
御記憶１２に格納されているプログラムを読出して動作
し、インタフェース回路８を経てチャネル６が送出する
命令を解析し、データの書込みであれば、インタフェー
ス回路１０を経てディスク装置７を制御し、ディスク装
置７の指定されたヘッドを指定されたシリンダに位置付
けさせる。
【００２３】そして、ディスク装置７の指定されたヘッ
ドが指定されたセクタにデータの書込みが可能となる
と、チャネル６からデータを送出させ、インタフェース
回路８とデータ転送制御回路９とインタフェース回路１
０を制御して、チャネル６が送出するデータをディスク
装置７の指定されたセクタに書込ませる。
ドが指定されたセクタにデータの書込みが可能となる
と、チャネル６からデータを送出させ、インタフェース
回路８とデータ転送制御回路９とインタフェース回路１
０を制御して、チャネル６が送出するデータをディスク
装置７の指定されたセクタに書込ませる。
【００２４】又、チャネル６からデータの読出しを指示
された場合は、ディスク装置７の指定されたヘッドが指
定されたセクタから読出すデータを、インタフェース回
路１０と、データ転送制御回路９と、インタフェース回
路８を制御してチャネル６に転送させる。
された場合は、ディスク装置７の指定されたヘッドが指
定されたセクタから読出すデータを、インタフェース回
路１０と、データ転送制御回路９と、インタフェース回
路８を制御してチャネル６に転送させる。
【００２５】ところで、チャネル６からインタフェース
回路６に対しては、上記動作を実行させるため、先ずヘ
ッドを目標セクタに位置付けさせる命令を送出して来
る。即ち、コマンドとパラメータの組合わせによる命令
を送出して来るが、インタフェース回路８が、例えば、
ＩＰＩ２インタフェース規格に基づくインタフェースで
あるとすると、この命令は、ロード・ターゲット・セク
タ(Load Target Sector)コマンドと、ターゲット・セク
タ・アドレス・パラメータ（Target SectorAddress par
ameter)と、RPS パルス・イクステンション・パラメー
タ(RPS PulseExtention parameter) と、RPS パルス・
ワイド・パラメータ(RPS Pulse Widthparameter) と、R
PS パルス・スキュー・パラメータ(RPS Pulse Skew par
ameter)とが組み合わされている。
回路６に対しては、上記動作を実行させるため、先ずヘ
ッドを目標セクタに位置付けさせる命令を送出して来
る。即ち、コマンドとパラメータの組合わせによる命令
を送出して来るが、インタフェース回路８が、例えば、
ＩＰＩ２インタフェース規格に基づくインタフェースで
あるとすると、この命令は、ロード・ターゲット・セク
タ(Load Target Sector)コマンドと、ターゲット・セク
タ・アドレス・パラメータ（Target SectorAddress par
ameter)と、RPS パルス・イクステンション・パラメー
タ(RPS PulseExtention parameter) と、RPS パルス・
ワイド・パラメータ(RPS Pulse Widthparameter) と、R
PS パルス・スキュー・パラメータ(RPS Pulse Skew par
ameter)とが組み合わされている。
【００２６】プロセッサ１１は、インタフェース回路８
を経てスイッチ１３と１４のオン又はオフの組合わせ状
態を読取り、図３に示す４種類のモードを実行する。即
ち、スイッチ１３と１４が共にオフであれば、パラメー
タの正否の確認を行わず、スイッチ１３がオンでスイッ
チ１４がオフであれば、異常を検出した場合、パラメー
タの正否の確認を複数回行い、スイッチ１３がオフでス
イッチ１４がオンであれば、電源投入後、パラメータの
正否の確認を複数回行い、スイッチ１３と１４が共にオ
ンであると、パラメータの正否の確認を必ず行う。
を経てスイッチ１３と１４のオン又はオフの組合わせ状
態を読取り、図３に示す４種類のモードを実行する。即
ち、スイッチ１３と１４が共にオフであれば、パラメー
タの正否の確認を行わず、スイッチ１３がオンでスイッ
チ１４がオフであれば、異常を検出した場合、パラメー
タの正否の確認を複数回行い、スイッチ１３がオフでス
イッチ１４がオンであれば、電源投入後、パラメータの
正否の確認を複数回行い、スイッチ１３と１４が共にオ
ンであると、パラメータの正否の確認を必ず行う。
【００２７】そして、パラメータの正否の確認は、ター
ゲット・セクタ・アドレス・パラメータが指定するセク
タが、ディスク装置７の最大セクタを越えているか否か
を調べ、RPS パルス・イクステンション・パラメータが
指定するパルス巾の拡張範囲が装置能力を越えているか
否かを調べ、RPS パルス・ワイド・パラメータの指定す
るパルス巾が装置能力を越えているか否かを調べ、RPS
パルス・スキュー・パラメータが指定するパルスのスキ
ュー範囲が装置能力を越えているか否かを調べる。
ゲット・セクタ・アドレス・パラメータが指定するセク
タが、ディスク装置７の最大セクタを越えているか否か
を調べ、RPS パルス・イクステンション・パラメータが
指定するパルス巾の拡張範囲が装置能力を越えているか
否かを調べ、RPS パルス・ワイド・パラメータの指定す
るパルス巾が装置能力を越えているか否かを調べ、RPS
パルス・スキュー・パラメータが指定するパルスのスキ
ュー範囲が装置能力を越えているか否かを調べる。
【００２８】そして、指定されたパラメータが正常であ
れば、このパラメータが指示する処理を実行し、正常で
無ければ、前記同様異常パラメータの処理を行ってチャ
ネル６に処理の終了を報告する。
れば、このパラメータが指示する処理を実行し、正常で
無ければ、前記同様異常パラメータの処理を行ってチャ
ネル６に処理の終了を報告する。
【００２９】又、プロセッサ１１は、チャネル６から、
図３に示す４種類のモードの中の一つのモードをインタ
フェース回路８を経て指定されると、前記同様に指定さ
れたモードを実行する。
図３に示す４種類のモードの中の一つのモードをインタ
フェース回路８を経て指定されると、前記同様に指定さ
れたモードを実行する。
【００３０】又、プロセッサ１１は制御記憶１２から読
出したプログラムの指示により、電源投入後インタフェ
ース回路８を経て受信される命令を解析し、同一のコマ
ンドの実行回数を制御記憶１２に記録しておき、このコ
マンドを所定の回数実行したか調べ、所定の回数に達す
るまでは、パラメータの正否の確認処理を実施するモー
ドを実行し、その間に異常なパラメータが検出されなけ
れば、その後は、パラメータの正否の確認処理を省略す
るモードの実行に移行する。
出したプログラムの指示により、電源投入後インタフェ
ース回路８を経て受信される命令を解析し、同一のコマ
ンドの実行回数を制御記憶１２に記録しておき、このコ
マンドを所定の回数実行したか調べ、所定の回数に達す
るまでは、パラメータの正否の確認処理を実施するモー
ドを実行し、その間に異常なパラメータが検出されなけ
れば、その後は、パラメータの正否の確認処理を省略す
るモードの実行に移行する。
【００３１】又更に、プロセッサ１１は制御記憶１２か
ら読出したプログラムの指示により、パラメータの正否
の確認処理を省略するモードで動作中に、受信したコマ
ンドの実行により異常発生を検出した場合、例えば、タ
ーゲット・セクタを指示されて、その後リードコマンド
が指示された時、指定されたターゲット・セクタが見つ
からないような場合、その後にこのコマンドと同一コマ
ンドを実行する時は、パラメータの正否の確認処理を実
施するモードを所定の回数実行する。
ら読出したプログラムの指示により、パラメータの正否
の確認処理を省略するモードで動作中に、受信したコマ
ンドの実行により異常発生を検出した場合、例えば、タ
ーゲット・セクタを指示されて、その後リードコマンド
が指示された時、指定されたターゲット・セクタが見つ
からないような場合、その後にこのコマンドと同一コマ
ンドを実行する時は、パラメータの正否の確認処理を実
施するモードを所定の回数実行する。
【００３２】図４は図２の動作を説明するフローチャー
トである。プロセッサ１１は、ステップ(1) で上位装置
からのコマンドとパラメータの受信を監視しており、コ
マンドとパラメータが受信されると、ステップ(2) でこ
のコマンドとパラメータを受領する。
トである。プロセッサ１１は、ステップ(1) で上位装置
からのコマンドとパラメータの受信を監視しており、コ
マンドとパラメータが受信されると、ステップ(2) でこ
のコマンドとパラメータを受領する。
【００３３】そして、ステップ(3) でパラメータの確認
の有無を調べ、パラメータの確認が指示されていなけれ
ば、ステップ(6) の処理に移行し、パラメータの確認が
指示されていれば、ステップ(4) で受信したパラメータ
の正否の確認処理を実行し、ステップ(5) で、その実行
結果が正常であれば、ステップ(6) で受信したコマンド
とパラメータの組合わせで伝達された命令を実行し、ス
テップ(7) で指示された命令の処理が終了したことを上
位装置に通知した後、ステップ(1) の処理に戻る。
の有無を調べ、パラメータの確認が指示されていなけれ
ば、ステップ(6) の処理に移行し、パラメータの確認が
指示されていれば、ステップ(4) で受信したパラメータ
の正否の確認処理を実行し、ステップ(5) で、その実行
結果が正常であれば、ステップ(6) で受信したコマンド
とパラメータの組合わせで伝達された命令を実行し、ス
テップ(7) で指示された命令の処理が終了したことを上
位装置に通知した後、ステップ(1) の処理に戻る。
【００３４】ステップ(5) におけるパラメータの正否の
確認処理が正常でない場合は、ステップ(8) の処理に移
行し、異常パラメータの処理を実行してステップ(7) の
処理に移行する。
確認処理が正常でない場合は、ステップ(8) の処理に移
行し、異常パラメータの処理を実行してステップ(7) の
処理に移行する。
【００３５】
【発明の効果】以上説明した如く、本発明は入出力制御
装置が、常に正常なパラメータが伝達されるような計算
機システムに接続された場合、パラメータの正否の確認
処理を省略するため、インタフェースのレスポンスを向
上させることが出来る。
装置が、常に正常なパラメータが伝達されるような計算
機システムに接続された場合、パラメータの正否の確認
処理を省略するため、インタフェースのレスポンスを向
上させることが出来る。
【００３６】従って、計算機システムのスループットも
向上させることが出来る。又更に、計算機システムの評
価段階における異常パラメータの発行も検出することが
出来る。
向上させることが出来る。又更に、計算機システムの評
価段階における異常パラメータの発行も検出することが
出来る。
【図１】 本発明の原理を説明するブロック図
【図２】 本発明の一実施例を示す回路のブロック図
【図３】 モード設定の一例を説明する図
【図４】 図２の動作を説明するフローチャート
【図５】 従来技術の一例を説明するフローチャート
１ 上位装置 ２ 入出力制御装置 ３ インタフェース ４ 制御手段 ５ 指示手段 ６ チャネル ７ ディスク装置 ８、10 インタフェース回路 ９ データ転送制御回路 11 プロセッサ 12 制御記憶
Claims (5)
- 【請求項１】 コマンドとパラメータの組合わせで命令
が伝達されるインタフェース(3) を備えた入出力制御装
置(2) であって、 前記パラメータが正しいか否かの確認処理を実施するモ
ードと、該パラメータの該正否の確認処理を省略するモ
ードの二つのモードのうち、指示されたモードを実行す
る制御手段(4) を設けたことを特徴とする入出力制御装
置。 - 【請求項２】 上記入出力制御装置(2) において、 上記制御手段(4) に対し、上記パラメータの正否の確認
処理を実施するモード、又は、該パラメータの正否の確
認処理を省略するモードを指示する指示手段(5) を設け
たことを特徴とする請求項１記載の入出力制御装置。 - 【請求項３】 上記入出力制御装置(2) において、 上記制御手段(4) に対し、上位装置(1) が上記パラメー
タの正否の確認処理を実施するモード、又は、該パラメ
ータの正否の確認処理を省略するモードの指示を行うこ
とを特徴とする請求項１記載の入出力制御装置。 - 【請求項４】 コマンドとパラメータの組合わせで命令
が伝達されるインタフェース(3) を備えた入出力制御装
置(2) であって、 電源投入後に同一コマンドが複数回実施されるまでは、
前記パラメータの正否の確認処理を実施するモードを実
行し、その後は、該パラメータの正否の確認処理を省略
するモードの実行に移行する制御手段(4) を設けたこと
を特徴とする入出力制御装置。 - 【請求項５】 コマンドとパラメータの組合わせで命令
が伝達されるインタフェース(3) を備えた入出力制御装
置(2) であって、 該パラメータの正否の確認処理を省略するモードで動作
中に、受信したコマンドの実行により異常発生を検出し
た場合、その後に該コマンドと同一コマンドを実行する
時は、前記パラメータの正否の確認処理を実施するモー
ドを複数回実行する制御手段(4) を設けたことを特徴と
する入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21707192A JPH0668014A (ja) | 1992-08-17 | 1992-08-17 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21707192A JPH0668014A (ja) | 1992-08-17 | 1992-08-17 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0668014A true JPH0668014A (ja) | 1994-03-11 |
Family
ID=16698383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21707192A Withdrawn JPH0668014A (ja) | 1992-08-17 | 1992-08-17 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0668014A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160099551A (ko) | 2013-12-17 | 2016-08-22 | 닛산 가가쿠 고교 가부시키 가이샤 | 고용해성 변성 에폭시 수지 조성물 |
| US9598528B2 (en) | 2004-09-29 | 2017-03-21 | Nissan Chemical Industries, Ltd. | Modified epoxy resin composition |
-
1992
- 1992-08-17 JP JP21707192A patent/JPH0668014A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9598528B2 (en) | 2004-09-29 | 2017-03-21 | Nissan Chemical Industries, Ltd. | Modified epoxy resin composition |
| KR20160099551A (ko) | 2013-12-17 | 2016-08-22 | 닛산 가가쿠 고교 가부시키 가이샤 | 고용해성 변성 에폭시 수지 조성물 |
| US10174153B2 (en) | 2013-12-17 | 2019-01-08 | Nissan Chemical Industries, Ltd. | Highly soluble modified epoxy resin composition |
| US10899872B2 (en) | 2013-12-17 | 2021-01-26 | Nissan Chemical Industries, Ltd. | Highly soluble modified epoxy resin composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491816A (en) | Input/ouput controller providing preventive maintenance information regarding a spare I/O unit | |
| JPH05303539A (ja) | ディスク制御装置 | |
| JP3279248B2 (ja) | スイッチ機構およびこれを有するディスクアレイ装置およびコンピュータシステム | |
| US6345370B1 (en) | Method for debugging error in a computer system | |
| JPH0668014A (ja) | 入出力制御装置 | |
| US6519713B1 (en) | Magnetic disk drive and SCSI system employing the same | |
| JP2734865B2 (ja) | ディスク装置の連続書込み処理方法 | |
| US20020023245A1 (en) | Transmission controlling apparatus, transmission controlling method, data processing unit, and data recording medium | |
| JP2794787B2 (ja) | 記憶制御装置 | |
| JPS581251A (ja) | 遠隔制御される装置 | |
| JPH05258432A (ja) | 磁気テープ媒体移送機構制御方式 | |
| JP2745944B2 (ja) | データ処理システム | |
| JPH1131032A (ja) | 接続切り替え装置 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPH11161434A (ja) | ライブラリ装置 | |
| JPH1074347A (ja) | 磁気テープ制御装置 | |
| JPH11184527A (ja) | モータ駆動制御装置およびその制御方法 | |
| JPH0536197A (ja) | 二重書き磁気デイスクサブシステム | |
| JPH07281966A (ja) | アレー型記憶システム | |
| JP2000187621A (ja) | Ｓｃｓｉ制御装置 | |
| JPH07175744A (ja) | チャネル制御方式 | |
| JPH05224780A (ja) | 入出力サブシステムのシステムリセット方法 | |
| JPS61100854A (ja) | 信号処理回路 | |
| JPH04268652A (ja) | ファイル装置 | |
| JPH04251467A (ja) | ディスク制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |