JPH0669306A - シート状セラミックパッケージ - Google Patents
シート状セラミックパッケージInfo
- Publication number
- JPH0669306A JPH0669306A JP4242747A JP24274792A JPH0669306A JP H0669306 A JPH0669306 A JP H0669306A JP 4242747 A JP4242747 A JP 4242747A JP 24274792 A JP24274792 A JP 24274792A JP H0669306 A JPH0669306 A JP H0669306A
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- product
- ceramic package
- characteristic evaluation
- shaped ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 各製品単体をブレイクする前に、シート状態
のままで該各製品単体の電気特性評価の検査を独立して
実施できるシート状セラミックパッケージを提供する。 【構成】 スナップラインを介して分離できる複数個の
製品単体を有するシート状セラミックパッケージにおい
て、該各製品単体は無電解メッキ処理によって互いに配
線的に独立状態とされ、またその周囲の少なくとも一部
には各製品単体に対応する電気特性評価用パターンを有
するダミー部が設けられている構成よりなる。
のままで該各製品単体の電気特性評価の検査を独立して
実施できるシート状セラミックパッケージを提供する。 【構成】 スナップラインを介して分離できる複数個の
製品単体を有するシート状セラミックパッケージにおい
て、該各製品単体は無電解メッキ処理によって互いに配
線的に独立状態とされ、またその周囲の少なくとも一部
には各製品単体に対応する電気特性評価用パターンを有
するダミー部が設けられている構成よりなる。
Description
【０００１】
【産業上の利用分野】本発明は、シート状セラミックパ
ッケージに係り、より詳細には、各製品単体をブレイク
する前に、該各製品単体の電気的特性検査を可能にした
シート状セラミックパッケージに関する。
ッケージに係り、より詳細には、各製品単体をブレイク
する前に、該各製品単体の電気的特性検査を可能にした
シート状セラミックパッケージに関する。
【０００２】
【従来の技術】従来、スナップラインを介して分離でき
る複数個の製品単体を有するシート状セラミックパッケ
ージは、図４に示すように、製品単体ｃ，ｃ・・の周縁
部にダミー部ｂを設け、製品単体ｃ，ｃ，・・同士がス
ナップラインｄを介して連続して設けられ、該ダミー部
ｂにメッキ引回し線ｅが設けられ、かつ全面に電解メッ
キ処理され、各製品単体ｃ，ｃ，・・の配線パターンが
電気的に接続状態となるように構成されている。
る複数個の製品単体を有するシート状セラミックパッケ
ージは、図４に示すように、製品単体ｃ，ｃ・・の周縁
部にダミー部ｂを設け、製品単体ｃ，ｃ，・・同士がス
ナップラインｄを介して連続して設けられ、該ダミー部
ｂにメッキ引回し線ｅが設けられ、かつ全面に電解メッ
キ処理され、各製品単体ｃ，ｃ，・・の配線パターンが
電気的に接続状態となるように構成されている。
【０００３】そして、このシート状セラミックパッケー
ジは、各製品単体ｃ，ｃ，・・に実装封止した後、スナ
ップラインｄを介してブレイクして製品単体ｃ，ｃ，・
・を得て、該製品単体ｃ，ｃ，・・を治具セットに並べ
て、該製品単体ｃ，ｃ，・・の半田パッドパターンを使
用して、それぞれの電気特性評価の検査を実施するよう
にしている。
ジは、各製品単体ｃ，ｃ，・・に実装封止した後、スナ
ップラインｄを介してブレイクして製品単体ｃ，ｃ，・
・を得て、該製品単体ｃ，ｃ，・・を治具セットに並べ
て、該製品単体ｃ，ｃ，・・の半田パッドパターンを使
用して、それぞれの電気特性評価の検査を実施するよう
にしている。
【０００４】
【発明が解決しようとする課題】しかし、上述したシー
ト状セラミックパッケージの場合、次のような問題があ
る。すなわち、 各製品単体が電解メッキ処理され、全ての製品単体
の配線パターンが互いに配線的に接続状態とされている
ので、ブレークした状態でしか電気特性評価の検査を実
施できない。換言すれば、シート状態のままでの検査が
できない。 電気特性評価の検査を実施するためには、ブレーク
して得た製品単体を治具セットに表裏を揃えて並べる作
業が必要となるので、該検査に手数を要する。等の問題
がある。
ト状セラミックパッケージの場合、次のような問題があ
る。すなわち、 各製品単体が電解メッキ処理され、全ての製品単体
の配線パターンが互いに配線的に接続状態とされている
ので、ブレークした状態でしか電気特性評価の検査を実
施できない。換言すれば、シート状態のままでの検査が
できない。 電気特性評価の検査を実施するためには、ブレーク
して得た製品単体を治具セットに表裏を揃えて並べる作
業が必要となるので、該検査に手数を要する。等の問題
がある。
【０００５】本発明は、上述した問題に対処して創作し
たものであって、その目的とする処は、シート状態のま
まで各製品単体の電気特性評価の検査を独立して実施で
きるシート状セラミックパッケージを提供することにあ
る。
たものであって、その目的とする処は、シート状態のま
まで各製品単体の電気特性評価の検査を独立して実施で
きるシート状セラミックパッケージを提供することにあ
る。
【０００６】
【課題を解決するための手段】そして、上記目的を達成
するための手段としての本発明のシート状セラミックパ
ッケージは、スナップラインを介して分離できる複数個
の製品単体を有するシート状セラミックパッケージにお
いて、該各製品単体は無電解メッキ処理によって互いに
配線的に独立状態とされ、またその周囲の少なくとも一
部には各製品単体に対応する電気特性評価用パターンを
有するダミー部が設けられた構成よりなる。
するための手段としての本発明のシート状セラミックパ
ッケージは、スナップラインを介して分離できる複数個
の製品単体を有するシート状セラミックパッケージにお
いて、該各製品単体は無電解メッキ処理によって互いに
配線的に独立状態とされ、またその周囲の少なくとも一
部には各製品単体に対応する電気特性評価用パターンを
有するダミー部が設けられた構成よりなる。
【０００７】また、本発明の他のシート状セラミックパ
ッケージは、前記発明において、製品単体の配線パター
ンに、スルーホールを介して電気特性評価用パターンが
接続された構成よりなる。なお、本明細書において、セ
ラミックパッケージには、セラミック基板、回路基板も
含む。
ッケージは、前記発明において、製品単体の配線パター
ンに、スルーホールを介して電気特性評価用パターンが
接続された構成よりなる。なお、本明細書において、セ
ラミックパッケージには、セラミック基板、回路基板も
含む。
【０００８】
【作用】本発明のシート状セラミックパッケージは、各
製品単体が互いに配線的に独立状態とされ、かつその周
囲の少なくとも一部に各製品単体に対応する電気特性評
価用パターンを有するダミー部が設けられているので、
シート状のままで、該ダミー部の電気特性評価用パター
ンを用いて、各製品単体の電気特性評価の検査が実施可
能となる。
製品単体が互いに配線的に独立状態とされ、かつその周
囲の少なくとも一部に各製品単体に対応する電気特性評
価用パターンを有するダミー部が設けられているので、
シート状のままで、該ダミー部の電気特性評価用パター
ンを用いて、各製品単体の電気特性評価の検査が実施可
能となる。
【０００９】また、本発明のシート状セラミックパッケ
ージは、シート状のままで電気特性評価検査を実施でき
ることより、各製品単体にブレークして、これを治具セ
ットに並べるという作業工程を省略でき、検査効率を向
上させることができるように作用する。
ージは、シート状のままで電気特性評価検査を実施でき
ることより、各製品単体にブレークして、これを治具セ
ットに並べるという作業工程を省略でき、検査効率を向
上させることができるように作用する。
【００１０】
【実施例】以下、図面を参照しながら、本発明を具体化
した実施例について説明する。ここに、図１〜図２は、
本発明の一実施例を示し、図１は平面図、図２は部分拡
大した斜視図、図３は他の実施例の平面図である。
した実施例について説明する。ここに、図１〜図２は、
本発明の一実施例を示し、図１は平面図、図２は部分拡
大した斜視図、図３は他の実施例の平面図である。
【００１１】本実施例のシート状セラミックパッケージ
は、概略すると、セラミックシート体１にスナップライ
ン２，２・・を介して分離できる複数個の製品単体３，
３・・を設け、各製品単体３，３・・は互いに配線的に
独立状態とされ、かつ製品単体３，３・・の前後部位お
よび／または左右部にダミー部４，４・・が設けられ、
またダミー部４には各製品単体３，３・・に対応する電
気特性評価用パターン５，５・・が設けられている構成
よりなる。
は、概略すると、セラミックシート体１にスナップライ
ン２，２・・を介して分離できる複数個の製品単体３，
３・・を設け、各製品単体３，３・・は互いに配線的に
独立状態とされ、かつ製品単体３，３・・の前後部位お
よび／または左右部にダミー部４，４・・が設けられ、
またダミー部４には各製品単体３，３・・に対応する電
気特性評価用パターン５，５・・が設けられている構成
よりなる。
【００１２】セラミックシート体１は、セラミックグリ
ーンシートよりなる絶縁体層を積層し、これを焼成して
形成されていて、該絶縁体層には導体が印刷によって配
置され、製品単体３，３・・の内部配線パターン６が印
刷されている。そして、セラミックシート体１には、ス
ナップライン２，２・・が設けられ、複数個の製品単体
３，３・・にブレークできる構成とされている。また、
セラミックシート体１は、無電解メッキ処理され、製品
単体３ａ，３ｂ，３ｃ，３ｄ・・は、電気的に完全に独
立した関係とされている。
ーンシートよりなる絶縁体層を積層し、これを焼成して
形成されていて、該絶縁体層には導体が印刷によって配
置され、製品単体３，３・・の内部配線パターン６が印
刷されている。そして、セラミックシート体１には、ス
ナップライン２，２・・が設けられ、複数個の製品単体
３，３・・にブレークできる構成とされている。また、
セラミックシート体１は、無電解メッキ処理され、製品
単体３ａ，３ｂ，３ｃ，３ｄ・・は、電気的に完全に独
立した関係とされている。
【００１３】また、セラミックシート体１において、各
製品単体３，３・・の前後部位にはダミー部４，４・・
が設けられ、該各製品単体３，３・・に対応するダミー
部４，４・・の表面側には、電気特性評価用パターン
５，５・・が設けられていて、該電気特性評価用パター
ン５，５・・は、スルーホール７，７・・を介して、対
応する各製品単体３，３・・における内部配線パターン
６と接続されている。なお、電気特性評価用パターン
５，５・・は、必要に応じて、ダミー部４，４・・の裏
面に設けた構成としてもよい。ここで、ダミー部４，４
・・の幅は、電気特性評価用パターン５，５・・を設け
ることができる幅で、かつブレークに支障のない幅であ
ればよい。
製品単体３，３・・の前後部位にはダミー部４，４・・
が設けられ、該各製品単体３，３・・に対応するダミー
部４，４・・の表面側には、電気特性評価用パターン
５，５・・が設けられていて、該電気特性評価用パター
ン５，５・・は、スルーホール７，７・・を介して、対
応する各製品単体３，３・・における内部配線パターン
６と接続されている。なお、電気特性評価用パターン
５，５・・は、必要に応じて、ダミー部４，４・・の裏
面に設けた構成としてもよい。ここで、ダミー部４，４
・・の幅は、電気特性評価用パターン５，５・・を設け
ることができる幅で、かつブレークに支障のない幅であ
ればよい。
【００１４】そして、本実施例のシート状セラミックパ
ッケージは、その電気特性評価検査を行う場合は、セラ
ミックシート体１が無電解メッキ処理されていることよ
り、未ブレーク状態であっても、各製品単体３，３・・
は、互いに配線的に独立した状態であるので、チップを
実装・封止した後、電気特性評価用パターン５，５・・
を介して電気特性評価検査を実施することで、連続し
て、あるいは一括して各製品単体３，３・・の内部配線
パターン６の断線、その他の電気特性の異常を検査する
ことができることになる。
ッケージは、その電気特性評価検査を行う場合は、セラ
ミックシート体１が無電解メッキ処理されていることよ
り、未ブレーク状態であっても、各製品単体３，３・・
は、互いに配線的に独立した状態であるので、チップを
実装・封止した後、電気特性評価用パターン５，５・・
を介して電気特性評価検査を実施することで、連続し
て、あるいは一括して各製品単体３，３・・の内部配線
パターン６の断線、その他の電気特性の異常を検査する
ことができることになる。
【００１５】従って、セラミックシート体１を各製品単
体３，３・・にブレーク・分離した後でなくても、シー
ト状態のままで電気特性評価の検査ができることより、
その検査速度を向上させ得ることが可能となる。このよ
うに、本実施例のシート状セラミックパッケージの場
合、シート状態のままで検査ができるので、従来のよう
に、検査に対して、製品単体を治具セットに表裏を揃え
て（同じ状態にして）並べた後でなければ電気特性評価
検査が行えないということがないので、該治具セットへ
並べるという作業を省略でき、その検査効率を向上させ
得る。そして、該検査後に、製品単体にブレークし、出
荷トレー詰めを行うことができる。
体３，３・・にブレーク・分離した後でなくても、シー
ト状態のままで電気特性評価の検査ができることより、
その検査速度を向上させ得ることが可能となる。このよ
うに、本実施例のシート状セラミックパッケージの場
合、シート状態のままで検査ができるので、従来のよう
に、検査に対して、製品単体を治具セットに表裏を揃え
て（同じ状態にして）並べた後でなければ電気特性評価
検査が行えないということがないので、該治具セットへ
並べるという作業を省略でき、その検査効率を向上させ
得る。そして、該検査後に、製品単体にブレークし、出
荷トレー詰めを行うことができる。
【００１６】なお、本発明は、上述した実施例に限定さ
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因に、ダミー部は、製品単体
３，３・・の内部配線パターンに応じて、図３に示すよ
うに、製品単体３，３・・の全ての周囲に配した構成と
してもよいことは当然である。また、前述した実施例で
は、ダミー部を製品単体の前後部位に設けた構成で説明
したが、左右部位に配した構成等としてもよい。
れるものでなく、本発明の要旨を変更しない範囲内で変
形実施できる構成を含む。因に、ダミー部は、製品単体
３，３・・の内部配線パターンに応じて、図３に示すよ
うに、製品単体３，３・・の全ての周囲に配した構成と
してもよいことは当然である。また、前述した実施例で
は、ダミー部を製品単体の前後部位に設けた構成で説明
したが、左右部位に配した構成等としてもよい。
【００１７】
【発明の効果】以上の説明より明らかなように、本発明
のシート状セラミックパッケージによれば、各製品単体
が互いに配線的に独立状態とされ、かつその周囲の少な
くとも一部に各製品単体に対応する電気特性評価用パタ
ーンを有するダミー部が設けられているので、シート状
のままで、該ダミー部の電気特性評価用パターンを用い
て、各製品単体の電気特性評価の検査が実施できるとい
う効果を有する。
のシート状セラミックパッケージによれば、各製品単体
が互いに配線的に独立状態とされ、かつその周囲の少な
くとも一部に各製品単体に対応する電気特性評価用パタ
ーンを有するダミー部が設けられているので、シート状
のままで、該ダミー部の電気特性評価用パターンを用い
て、各製品単体の電気特性評価の検査が実施できるとい
う効果を有する。
【００１８】また、本発明のシート状セラミックパッケ
ージによれば、シート状のままで電気特性評価検査を実
施できることより、各製品単体にブレークして、これを
治具セットに並べるという作業工程を省略でき、検査効
率を向上させることができるという効果を有する。
ージによれば、シート状のままで電気特性評価検査を実
施できることより、各製品単体にブレークして、これを
治具セットに並べるという作業工程を省略でき、検査効
率を向上させることができるという効果を有する。
【図１】 本発明の一実施例の平面図である。
【図２】 図１の部分拡大斜視図である。
【図３】 他の実施例の平面図である。
【図４】 従来例の平面図である。
１・・・セラミックシート体、２・・・スナップライ
ン、３・・・製品単体、４・・・ダミー部、５・・・電
気特性評価用パターン、６・・・製品単体の内部配線パ
ターン、７・・・スルーホール
ン、３・・・製品単体、４・・・ダミー部、５・・・電
気特性評価用パターン、６・・・製品単体の内部配線パ
ターン、７・・・スルーホール
Claims (2)
- 【請求項１】 スナップラインを介して分離できる複数
個の製品単体を有するシート状セラミックパッケージに
おいて、該各製品単体は無電解メッキ処理によって互い
に配線的に独立状態とされ、またその周囲の少なくとも
一部には各製品単体に対応する電気特性評価用パターン
を有するダミー部が設けられていることを特徴とするシ
ート状セラミックパッケージ。 - 【請求項２】 製品単体の配線パターンに、スルーホー
ルを介して電気特性評価用パターンが接続されている請
求項１に記載のシート状セラミックパッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4242747A JPH0669306A (ja) | 1992-08-18 | 1992-08-18 | シート状セラミックパッケージ |
| US08/108,395 US5528135A (en) | 1992-08-18 | 1993-08-18 | Sheet ceramic package having electrically independent products units |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4242747A JPH0669306A (ja) | 1992-08-18 | 1992-08-18 | シート状セラミックパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669306A true JPH0669306A (ja) | 1994-03-11 |
Family
ID=17093665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4242747A Pending JPH0669306A (ja) | 1992-08-18 | 1992-08-18 | シート状セラミックパッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5528135A (ja) |
| JP (1) | JPH0669306A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019999A (ja) * | 2004-06-30 | 2006-01-19 | Kyocera Kinseki Corp | 圧電発振器の製造方法、及びそのシート型基板 |
| JP2006129187A (ja) * | 2004-10-29 | 2006-05-18 | Kyocera Kinseki Corp | 水晶発振器および水晶発振器の製造方法 |
| JP2008160055A (ja) * | 2006-11-29 | 2008-07-10 | Kyocera Corp | 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法 |
| JPWO2019160062A1 (ja) * | 2018-02-16 | 2021-02-12 | 京セラ株式会社 | 多数個取り素子収納用パッケージおよび多数個取り光半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057175A (en) * | 1997-12-04 | 2000-05-02 | Medtronic, Inc. | Method of making encapsulated package |
| US6221193B1 (en) * | 1999-01-20 | 2001-04-24 | International Business Machines Corporation | Defect reduction method for screened greensheets and article produced therefrom |
| AU7958700A (en) * | 1999-10-29 | 2001-05-14 | Nikko Company | Package for high-frequency device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3746973A (en) * | 1972-05-05 | 1973-07-17 | Ibm | Testing of metallization networks on insulative substrates supporting semiconductor chips |
| US4417392A (en) * | 1980-05-15 | 1983-11-29 | Cts Corporation | Process of making multi-layer ceramic package |
| US4467400A (en) * | 1981-01-16 | 1984-08-21 | Burroughs Corporation | Wafer scale integrated circuit |
| US4426773A (en) * | 1981-05-15 | 1984-01-24 | General Electric Ceramics, Inc. | Array of electronic packaging substrates |
| US4866508A (en) * | 1986-09-26 | 1989-09-12 | General Electric Company | Integrated circuit packaging configuration for rapid customized design and unique test capability |
| US4796080A (en) * | 1987-07-23 | 1989-01-03 | Fairchild Camera And Instrument Corporation | Semiconductor chip package configuration and method for facilitating its testing and mounting on a substrate |
| JPH07123133B2 (ja) * | 1990-08-13 | 1995-12-25 | 株式会社東芝 | フィルムキャリア構造 |
| US5059899A (en) * | 1990-08-16 | 1991-10-22 | Micron Technology, Inc. | Semiconductor dies and wafers and methods for making |
-
1992
- 1992-08-18 JP JP4242747A patent/JPH0669306A/ja active Pending
-
1993
- 1993-08-18 US US08/108,395 patent/US5528135A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019999A (ja) * | 2004-06-30 | 2006-01-19 | Kyocera Kinseki Corp | 圧電発振器の製造方法、及びそのシート型基板 |
| JP2006129187A (ja) * | 2004-10-29 | 2006-05-18 | Kyocera Kinseki Corp | 水晶発振器および水晶発振器の製造方法 |
| JP2008160055A (ja) * | 2006-11-29 | 2008-07-10 | Kyocera Corp | 電子部品収納用パッケージ、複数個取り電子部品収納用パッケージ及び電子装置、並びにこれらの判別方法 |
| JPWO2019160062A1 (ja) * | 2018-02-16 | 2021-02-12 | 京セラ株式会社 | 多数個取り素子収納用パッケージおよび多数個取り光半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5528135A (en) | 1996-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716500A (en) | Probe cable assembly | |
| JP2005524239A5 (ja) | ||
| JPH1164425A (ja) | 電子部品における導通検査方法及び装置 | |
| JPH0669306A (ja) | シート状セラミックパッケージ | |
| JP3604233B2 (ja) | 検査用ヘッド | |
| JP2001349925A (ja) | 半導体集積回路の検査装置および検査方法 | |
| JP2832773B2 (ja) | 目白配置配線基板 | |
| JP2967603B2 (ja) | テープオートメイテッドボンディング半導体装置 | |
| JP3969181B2 (ja) | 電気回路装置およびその製造方法 | |
| JP3929302B2 (ja) | 大型回路基板 | |
| JP2641912B2 (ja) | 格子配列形半導体素子パッケージ | |
| JPH07202074A (ja) | 半導体装置用多層セラミックパッケージ | |
| JPS6340391A (ja) | 表面実装プリント配線板 | |
| JP3287184B2 (ja) | 半導体デバイスの検査回路構造 | |
| JP3447496B2 (ja) | 半導体搭載用配線板 | |
| JPH0785482B2 (ja) | フレキシブルプリント配線基板 | |
| JPH0479257A (ja) | セラミックパッケージの製造方法 | |
| JPH10242597A (ja) | プリント配線板 | |
| JPH0268940A (ja) | ベアチップ用厚膜印刷基板 | |
| JPH01129449A (ja) | マルチチップモジュール及びそれに用いるモジュール基板 | |
| JPS6295250A (ja) | サ−マルプリントヘツド装置 | |
| JPH01143386A (ja) | プリント配線板の製造方法 | |
| JPH06294843A (ja) | ピン引出し用配線シール及びピン引出し用配線を具えた実装ボード | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JP2001185829A (ja) | プリント配線基板 |