JPH01129449A - マルチチップモジュール及びそれに用いるモジュール基板 - Google Patents
マルチチップモジュール及びそれに用いるモジュール基板Info
- Publication number
- JPH01129449A JPH01129449A JP62287391A JP28739187A JPH01129449A JP H01129449 A JPH01129449 A JP H01129449A JP 62287391 A JP62287391 A JP 62287391A JP 28739187 A JP28739187 A JP 28739187A JP H01129449 A JPH01129449 A JP H01129449A
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- chip
- input
- multilayer wiring
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の半導体素子（以下、ＬＳＩチップという
）を搭載したマルチチップモジュール及びＬＳＩチップ
を相互接続するマルチチップモジュール基板に関する。
）を搭載したマルチチップモジュール及びＬＳＩチップ
を相互接続するマルチチップモジュール基板に関する。
複数のＬＳＩチップ（単にチップとも略称する）を相互
接続するモジュール基板構成の従来例として米国特許第
４３０２６２５号及び高密度実装技術、高密度多層基板
の応用（サイエンスフォーラム、昭和６１年３月１５日
、第１９６頁から第１９７頁）記載の多層セラミック基
板を挙げることができる。
接続するモジュール基板構成の従来例として米国特許第
４３０２６２５号及び高密度実装技術、高密度多層基板
の応用（サイエンスフォーラム、昭和６１年３月１５日
、第１９６頁から第１９７頁）記載の多層セラミック基
板を挙げることができる。
この従来例では、ＬＳＩチップ相互接続用多層セラミッ
ク基板において、検査・技術変更パッドをチップ搭載面
（以下、基板表面という）に設け。
ク基板において、検査・技術変更パッドをチップ搭載面
（以下、基板表面という）に設け。
入出力及び給電ピンをチップ搭載裏面（以下、載板裏面
という）に載置した構成となっている。また、チップの
放熱のための冷却体がチップ背面に熱接続できる構成と
なっている。
という）に載置した構成となっている。また、チップの
放熱のための冷却体がチップ背面に熱接続できる構成と
なっている。
上記従来実装構成では、検査・技術変更用パッドがＬＳ
Ｉチップ周辺の基板表面に略チップ信号端子数だけ配置
されているので、多端子化傾向にあるＬＳＩチップの実
装では、検査・技術変更用パッド領域の確保のためにチ
ップの実装密度を犠牲にしなければならなかった。
Ｉチップ周辺の基板表面に略チップ信号端子数だけ配置
されているので、多端子化傾向にあるＬＳＩチップの実
装では、検査・技術変更用パッド領域の確保のためにチ
ップの実装密度を犠牲にしなければならなかった。
また、モジュール検査時においては、検査用プローブを
検査・技術変更パッドに接続させるために、チップ背面
に熱接続されるべき冷却体をはずす必要があった。その
代り、検査用プローブの障害にならない特別の検査時冷
却システムを用意しなければならなかった。
検査・技術変更パッドに接続させるために、チップ背面
に熱接続されるべき冷却体をはずす必要があった。その
代り、検査用プローブの障害にならない特別の検査時冷
却システムを用意しなければならなかった。
本発明の目的は、上記した（１）検査・技術変更用パッ
ド領域確保のためのチップ実装密度低下、及び（２）モ
ジュール検査時における検査時冷却システムの要求の２
つの問題を解決することにある。
ド領域確保のためのチップ実装密度低下、及び（２）モ
ジュール検査時における検査時冷却システムの要求の２
つの問題を解決することにある。
つまり１本発明の第１の目的は、ＬＳＩチップが高密度
に搭載され、かつモジュール検査時に特別のチップ冷却
システムを要せず、実使用時の冷却システムのままの状
態で容易に検査可能なマルチチップモジュールを提供す
ることにあり、第２の目的は、上記マルチチップモジュ
ールの使用に好適なモジュール基板を提供することにあ
る。
に搭載され、かつモジュール検査時に特別のチップ冷却
システムを要せず、実使用時の冷却システムのままの状
態で容易に検査可能なマルチチップモジュールを提供す
ることにあり、第２の目的は、上記マルチチップモジュ
ールの使用に好適なモジュール基板を提供することにあ
る。
上記目的は、基板裏面に検査・技術変更用パッド〔と入
出力ピン（端子）〕を、基基板面に電源バス（給電端子
）を設けることにより、達成される。
出力ピン（端子）〕を、基基板面に電源バス（給電端子
）を設けることにより、達成される。
以下に本発明マルチチップモジュールの特徴点を列挙し
、さらに具体的に説明する。
、さらに具体的に説明する。
（１）信号入出力端子、給電端子及び検査・技術変更用
パレドとを有する多層配線基板と、前記基板に搭載され
、かつその背面に冷却手段の設けられた複数の半導体Ｌ
ＳＩチップとから成るマルチチップモジュールにおいて
、前記多層配線基板の表面には、その背面に冷却手段の
設けられたｉＩＩ記半導体ＬＳＩチップが素子接続部を
通して電気的に接続配設されると共に、その周縁には電
源接続部を通して給電端子が配設されており、前記多層
配線基板の裏面には、前記半導体ＬＳＩチップに接続さ
れた入出力端子と検査・技術変更用パッドパターンとが
配設されていることを特徴とする。
パレドとを有する多層配線基板と、前記基板に搭載され
、かつその背面に冷却手段の設けられた複数の半導体Ｌ
ＳＩチップとから成るマルチチップモジュールにおいて
、前記多層配線基板の表面には、その背面に冷却手段の
設けられたｉＩＩ記半導体ＬＳＩチップが素子接続部を
通して電気的に接続配設されると共に、その周縁には電
源接続部を通して給電端子が配設されており、前記多層
配線基板の裏面には、前記半導体ＬＳＩチップに接続さ
れた入出力端子と検査・技術変更用パッドパターンとが
配設されていることを特徴とする。
（２）上記検査・技術変更用パッドには、対応する上記
半導体ＬＳＩチップの各入出力端子に接続するリードと
、隣接するＬ Ｓ Ｉチップ相互間を電気的に接続する
リードとが上記多層配線基板を介して接続されているこ
とを特徴とする。
半導体ＬＳＩチップの各入出力端子に接続するリードと
、隣接するＬ Ｓ Ｉチップ相互間を電気的に接続する
リードとが上記多層配線基板を介して接続されているこ
とを特徴とする。
（３）上記多層配線基板の裏面の主面には検査・技術変
更用パッドパターンが設けられ、その周縁に入出力端子
群が配設されて成ることを特徴とする。
更用パッドパターンが設けられ、その周縁に入出力端子
群が配設されて成ることを特徴とする。
次に、本発明マルチチップモジュール用基板の特徴点を
列挙し、さらに具体的に説明する。
列挙し、さらに具体的に説明する。
（１）半導体ＬＳＩチップ搭載面のＬＳＩチップ配設該
当周縁部に給電端子を設け、前記Ｌ Ｓ Ｉチップ搭載
、Ｓ面には検査・技術変更用パッドパターンと入出力端
子とを設けると共に、少なくとも前記検査・技術変更用
パッドパターンに接続する前記Ｌ Ｓ Ｉチップの電極
からのリードと隣接する前記ＬＳＩチップ相互間を電気
的に接続するリードとを内在させた多層配線構造体から
成ることを特徴とする。
当周縁部に給電端子を設け、前記Ｌ Ｓ Ｉチップ搭載
、Ｓ面には検査・技術変更用パッドパターンと入出力端
子とを設けると共に、少なくとも前記検査・技術変更用
パッドパターンに接続する前記Ｌ Ｓ Ｉチップの電極
からのリードと隣接する前記ＬＳＩチップ相互間を電気
的に接続するリードとを内在させた多層配線構造体から
成ることを特徴とする。
（２）上記検査・技術変更用パッドには対応する上記半
導体ＬＳＩチップの各入力端子に接続するリードと、隣
接するＬＳＩチップ相互間を電気的に接続するリードと
が接続されていることを特徴とする。
導体ＬＳＩチップの各入力端子に接続するリードと、隣
接するＬＳＩチップ相互間を電気的に接続するリードと
が接続されていることを特徴とする。
（３）上記検査・技術変更用パッドパターンの周縁に入
出力群を設けたことを特徴とする。
出力群を設けたことを特徴とする。
（４）上記多層配線構造体には少なくとも給電層、信号
入出力層及び接地層の三層が積層して成ることを特徴と
する。
入出力層及び接地層の三層が積層して成ることを特徴と
する。
（５）上記多層配線構造体は配線パターンの施されたセ
ラミックスの積層板から成ることを特徴とする。
ラミックスの積層板から成ることを特徴とする。
（作用〕
まず、基板表面のＬＳＩチップ周辺に設けられていた検
査・技術変更用パッドを基板裏面に配置し、代りに基板
表面のチップ周辺に電源バス（給電端子）を設けること
について考える。本発明においては、電源バスに使われ
る導体の厚さを数ｍｍ以下にしてもその高さ方向に制限
がないため、導体高さを十分高く確保でき、給電経路の
抵抗を小さく抑えることは可能である。一方、検査・技
術変更用パッドは基板表面よりも基板裏面に配置した方
がチップ搭載面積だけ余裕ができ、より多くの検査・技
術変更用パッドを配置できる。すなわち、検査・技術変
更用パッド数を十分確保しつつ。
査・技術変更用パッドを基板裏面に配置し、代りに基板
表面のチップ周辺に電源バス（給電端子）を設けること
について考える。本発明においては、電源バスに使われ
る導体の厚さを数ｍｍ以下にしてもその高さ方向に制限
がないため、導体高さを十分高く確保でき、給電経路の
抵抗を小さく抑えることは可能である。一方、検査・技
術変更用パッドは基板表面よりも基板裏面に配置した方
がチップ搭載面積だけ余裕ができ、より多くの検査・技
術変更用パッドを配置できる。すなわち、検査・技術変
更用パッド数を十分確保しつつ。
ＬＳＩチップを高密度に実装することが可能となる。ま
た、モジュール検査時においては、基板裏面から検査用
プローブを検査・技術変更バッドに接続させることがで
き、素子背面に熱接続されている冷却体をはずす必要は
なく特別な検査時冷却システムは不要となる。
た、モジュール検査時においては、基板裏面から検査用
プローブを検査・技術変更バッドに接続させることがで
き、素子背面に熱接続されている冷却体をはずす必要は
なく特別な検査時冷却システムは不要となる。
以下１本発明の一実施例を第１図及び第２図により説明
する。
する。
第１図は本発明の一実施例を示すマルチチップモジュー
ルの断面図、第２図は同斜視図である６第１図及び第２
図において、 １０は搭載すべきＬＳＩチップ、２０は
チップ１０を冷却するための冷却体、２１は冷却体２０
に設けらＪｌた冷媒路、４０はチップ１０への給電用電
源バス、４１は電源バス４０の異種電圧印加用電源還体
、４２は電源導体４１相互の絶縁を図るための絶縁層、
３０はモジュール基板、３３はモジュール基板３０にチ
ップ１０を接続するための素子接続部、３４はモジュー
ル基板３０に電源導体４１を接続するための電源接続部
、 ３１はチップ１０への給′６用電源層、３２はチッ
プ１０相互を配線する配線層、５゜はモジュール基板３
０の裏面に配置された検査・技術変更バッド、５１はチ
ップ１０の（１号線を検査・技術変更パッド５０に導く
ための貫通導体、５２は検査・技術変更バッド５０と配
線層３２を結ぶための経由導体、３５は他のモジュール
あるいは外部との信号接続用入出力ピン、６０は検査・
技術変更バッド５０ 、ｋに接続された技術変更布線で
ある８ 第１図及び第２図から分かるように、検査・技術変更用
パッド５０を基板裏面に配置することにより、従来、チ
ップ１０周辺に配置されていたときと比較しチップ１０
を４０〜５０％増の高密度に配置可能となる。また、検
査時においては、検査用プローブを基板裏面方向から接
続可能となり１組み立てられたモジュール状態で検査で
きる。このため、検査時に特別な冷却システムを用意す
る必要はない。さらに、平面配置された検査・技術変更
パッド５０へは検査用プローブの位置決めが容易となる
などの長所が挙げられる。このことは、技術変更布線６
０の接続をも容易ならしめる。
ルの断面図、第２図は同斜視図である６第１図及び第２
図において、 １０は搭載すべきＬＳＩチップ、２０は
チップ１０を冷却するための冷却体、２１は冷却体２０
に設けらＪｌた冷媒路、４０はチップ１０への給電用電
源バス、４１は電源バス４０の異種電圧印加用電源還体
、４２は電源導体４１相互の絶縁を図るための絶縁層、
３０はモジュール基板、３３はモジュール基板３０にチ
ップ１０を接続するための素子接続部、３４はモジュー
ル基板３０に電源導体４１を接続するための電源接続部
、 ３１はチップ１０への給′６用電源層、３２はチッ
プ１０相互を配線する配線層、５゜はモジュール基板３
０の裏面に配置された検査・技術変更バッド、５１はチ
ップ１０の（１号線を検査・技術変更パッド５０に導く
ための貫通導体、５２は検査・技術変更バッド５０と配
線層３２を結ぶための経由導体、３５は他のモジュール
あるいは外部との信号接続用入出力ピン、６０は検査・
技術変更バッド５０ 、ｋに接続された技術変更布線で
ある８ 第１図及び第２図から分かるように、検査・技術変更用
パッド５０を基板裏面に配置することにより、従来、チ
ップ１０周辺に配置されていたときと比較しチップ１０
を４０〜５０％増の高密度に配置可能となる。また、検
査時においては、検査用プローブを基板裏面方向から接
続可能となり１組み立てられたモジュール状態で検査で
きる。このため、検査時に特別な冷却システムを用意す
る必要はない。さらに、平面配置された検査・技術変更
パッド５０へは検査用プローブの位置決めが容易となる
などの長所が挙げられる。このことは、技術変更布線６
０の接続をも容易ならしめる。
なお、本実施例では検査・技術変更用パッド５０を基板
裏面に配置するために、入出力ピン３５はモジュール基
板３０の周辺に、電源系は電源バス４０として基板表面
に載置する構成となっている。
裏面に配置するために、入出力ピン３５はモジュール基
板３０の周辺に、電源系は電源バス４０として基板表面
に載置する構成となっている。
本発明によれば、検査・技術変更用パッド領域を確保し
つつＬＳＩチップ実装密度を向上させることができ、演
算速度の高速化等モジュール機能の向上が可能となる。
つつＬＳＩチップ実装密度を向上させることができ、演
算速度の高速化等モジュール機能の向上が可能となる。
また、モジュール検査時において、特別な検査時冷却シ
ステムが不要となり、検査工程の簡素化等が図られる。
ステムが不要となり、検査工程の簡素化等が図られる。
第１図は本発明の一実施例のマルチチップモジュールの
断面図、第２図は同じく斜視図である。 図において。 １０・・・ＬＳＩチップ ２０・・・冷却体 ３０・・・モジュール基板 ４０・・・電源バス ５０・・・検査・技術変更パッド ３５・・・入出力ピン ６０・・・技術変更布線 代理人弁理士 中 村 純之助
断面図、第２図は同じく斜視図である。 図において。 １０・・・ＬＳＩチップ ２０・・・冷却体 ３０・・・モジュール基板 ４０・・・電源バス ５０・・・検査・技術変更パッド ３５・・・入出力ピン ６０・・・技術変更布線 代理人弁理士 中 村 純之助
Claims (8)
- １．信号入出力端子、給電端子及び検査・技術変更用パ
ッドとを有する多層配線基板と、前記基板に搭載され、
かつその背面に冷却手段の設けられた複数の半導体ＬＳ
Ｉチップとから成るマルチチップモジュールにおいて、
前記多層配線基板の表面には、その背面に冷却手段の設
けられた前記半導体ＬＳＩチップが素子接続部を通して
電気的に接続配設されると共に、その周縁には電源接続
部を通して給電端子が配設されており、前記多層配線基
板の裏面には、前記半導体ＬＳＩチップに接続された入
出力端子と検査・技術変更用パッドパターンとが配設さ
れていることを特徴とするマルチチップモジュール。 - ２．上記検査・技術変更用パッドは、対応する上記半導
体ＬＳＩチップの各入出力端子に接続するリードと、隣
接するＬＳＩチップ相互間を電気的に接続するリードと
が上記多層配線基板を介して接続されていることを特徴
とする特許請求の範囲第１項記載のマルチチップモジュ
ール。 - ３．上記多層配線基板の裏面の主面には検査・技術変更
用パッドパターンが設けられ、その周縁に入出力端子群
が配設されて成ることを特徴とする特許請求の範囲第１
項もしくは第２項記載のマルチチップモジュール。 - ４．半導体ＬＳＩチップ搭載面のＬＳＩチップ配設該当
周縁部に給電端子を設け、前記ＬＳＩチップ搭載裏面に
は検査・技術変更用パッドパターンと入出力端子とを設
けると共に、少なくとも前記検査・技術変更用パッドパ
ターンに接続する前記ＬＳＩチップの電極からのリード
と隣接する前記ＬＳＩチップ相互間を電気的に接続する
リードとを内在させた多層配線構造体から成ることを特
徴とするマルチチップモジュール用基板。 - ５．上記検査・技術変更用パッドには対応する上記半導
体ＬＳＩチップの各入力端子に接続するリードと、隣接
するＬＳＩチップ相互間を電気的に接続するリードとが
接続されていることを特徴とする特許請求の範囲第４項
記載のマルチチップモジュール用基板。 - ６．上記検査・技術変更用パッドパターンの周縁に入出
力端子群を設けたことを特徴とする特許請求の範囲第４
項もしくは第５項記載のマルチチップモジュール用基板
。 - ７．上記多層配線構造体には少なくとも給電層、信号入
出力層及び接地層の三層が積層して成ることを特徴とす
る特許請求の範囲第４項、第５項もしくは第６項記載の
マルチチップモジュール用基板。 - ８．上記多層配線構造体は配線パターンの施されたセラ
ミックスの積層板から成ることを特徴とする特許請求の
範囲第７項記載のマルチチップモジュール用基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287391A JPH01129449A (ja) | 1987-11-16 | 1987-11-16 | マルチチップモジュール及びそれに用いるモジュール基板 |
| US07/271,677 US4922377A (en) | 1987-11-16 | 1988-11-16 | Module and a substrate for the module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62287391A JPH01129449A (ja) | 1987-11-16 | 1987-11-16 | マルチチップモジュール及びそれに用いるモジュール基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01129449A true JPH01129449A (ja) | 1989-05-22 |
Family
ID=17716741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62287391A Pending JPH01129449A (ja) | 1987-11-16 | 1987-11-16 | マルチチップモジュール及びそれに用いるモジュール基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01129449A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721299A (en) * | 1989-05-26 | 1998-02-24 | International Business Machines Corporation | Electrically conductive and abrasion/scratch resistant polymeric materials, method of fabrication thereof and uses thereof |
| JP2010007306A (ja) * | 2008-06-25 | 2010-01-14 | Takigen Mfg Co Ltd | 筒状鍵使用のピンタンブラ錠 |
-
1987
- 1987-11-16 JP JP62287391A patent/JPH01129449A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721299A (en) * | 1989-05-26 | 1998-02-24 | International Business Machines Corporation | Electrically conductive and abrasion/scratch resistant polymeric materials, method of fabrication thereof and uses thereof |
| JP2010007306A (ja) * | 2008-06-25 | 2010-01-14 | Takigen Mfg Co Ltd | 筒状鍵使用のピンタンブラ錠 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426566A (en) | Multichip integrated circuit packages and systems | |
| US5686764A (en) | Flip chip package with reduced number of package layers | |
| EP0324244B1 (en) | Tape automated bonding package for a semiconductor chip with decoupling | |
| US5854534A (en) | Controlled impedence interposer substrate | |
| US5994766A (en) | Flip chip circuit arrangement with redistribution layer that minimizes crosstalk | |
| US5050039A (en) | Multiple circuit chip mounting and cooling arrangement | |
| US4983533A (en) | High-density electronic modules - process and product | |
| US4922377A (en) | Module and a substrate for the module | |
| JPH08504060A (ja) | Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール | |
| JPH02256216A (ja) | 多層キヤパシタ及び前記キヤパシタを含む電子部品構造体 | |
| JPS6077452A (ja) | 複数の集積回路作動電圧を供給する装置 | |
| JPH0477469B2 (ja) | ||
| US4894708A (en) | LSI package having a multilayer ceramic substrate | |
| JP2974159B2 (ja) | 薄膜再分配域を備えた多層モジュール | |
| US7057116B2 (en) | Selective reference plane bridge(s) on folded package | |
| JPH01129449A (ja) | マルチチップモジュール及びそれに用いるモジュール基板 | |
| JPH04290258A (ja) | マルチチップモジュール | |
| JPH038110B2 (ja) | ||
| US6555760B2 (en) | Electronic circuit interconnection system using a virtual mirror cross over package | |
| JPS62260353A (ja) | 半導体装置 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH025028B2 (ja) | ||
| JPS5988863A (ja) | 半導体装置 | |
| JPH09223758A (ja) | 半導体装置 | |
| JPH023957A (ja) | 半導体集積回路 |