JPH0669357A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669357A JPH0669357A JP24589592A JP24589592A JPH0669357A JP H0669357 A JPH0669357 A JP H0669357A JP 24589592 A JP24589592 A JP 24589592A JP 24589592 A JP24589592 A JP 24589592A JP H0669357 A JPH0669357 A JP H0669357A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- hole
- insulating film
- interlayer insulating
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 12
- 239000010410 layer Substances 0.000 abstract description 5
- 238000010276 construction Methods 0.000 abstract description 4
- 238000001312 dry etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004570 mortar (masonry) Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 層間絶縁膜に開孔するスルーホールの形状、
寸法の制御を容易に行い、かつ工期の短縮を可能にす
る。 【構成】 下層配線１上に設けた層間絶縁膜２上にフォ
トレジスト３を塗布する工程と、スルーホールの開孔箇
所において前記フォトレジスト３に焦点及び光量を調整
した第１の露光を行う工程と、同箇所に通常の条件で第
２の露光を行う工程と、そのフォトレジスト３を現像し
て第１及び第２の露光で露光された領域を除去する工程
と、このフォトレジスト３をマスクにして層間絶縁膜２
を異方性エッチングしてテーパー付きスルーホール４を
開孔する工程を含む。
寸法の制御を容易に行い、かつ工期の短縮を可能にす
る。 【構成】 下層配線１上に設けた層間絶縁膜２上にフォ
トレジスト３を塗布する工程と、スルーホールの開孔箇
所において前記フォトレジスト３に焦点及び光量を調整
した第１の露光を行う工程と、同箇所に通常の条件で第
２の露光を行う工程と、そのフォトレジスト３を現像し
て第１及び第２の露光で露光された領域を除去する工程
と、このフォトレジスト３をマスクにして層間絶縁膜２
を異方性エッチングしてテーパー付きスルーホール４を
開孔する工程を含む。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に上層配線と下層配線を電気的に接続するため
のテーパー付きスルーホールの製造方法に関する。
関し、特に上層配線と下層配線を電気的に接続するため
のテーパー付きスルーホールの製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置では、上層配線と下層
配線を電気的に接続するために層間絶縁膜にテーパー付
きスルーホールを設けている。このようなテーパー付き
スルーホールの従来の製造方法の一例を図２に示す。ま
ず、図２（ａ）のように、下層配線１の上に層間絶縁膜
２を一回または２回のＣＶＤ法により8000Å程度デポジ
ションし、その後パターニングのためのフォトレジスト
３を塗布する。次いで、図２（ｂ）のように、フォトリ
ソグラフィ技術により、スルーホール形成部のフォトレ
ジスト３を開孔する。
配線を電気的に接続するために層間絶縁膜にテーパー付
きスルーホールを設けている。このようなテーパー付き
スルーホールの従来の製造方法の一例を図２に示す。ま
ず、図２（ａ）のように、下層配線１の上に層間絶縁膜
２を一回または２回のＣＶＤ法により8000Å程度デポジ
ションし、その後パターニングのためのフォトレジスト
３を塗布する。次いで、図２（ｂ）のように、フォトリ
ソグラフィ技術により、スルーホール形成部のフォトレ
ジスト３を開孔する。
【０００３】そして、図２（ｃ）のように、このフォト
レジスト３をマスクにして層間絶縁膜２にウェットエッ
チング又は等方性のドライエッチングにより、すり鉢状
のテーパー部を形成する。ついで、図２（ｄ）のよう
に、前記フォトレジスト３をそのままマスクに用いたド
ライエッチングにより、層間絶縁膜２にスルーホール部
の開孔を行う。その後、図示は省略するが、上層配線を
スパッタし、フォトリソグラフィ技術により上層配線の
パターニングを行う。
レジスト３をマスクにして層間絶縁膜２にウェットエッ
チング又は等方性のドライエッチングにより、すり鉢状
のテーパー部を形成する。ついで、図２（ｄ）のよう
に、前記フォトレジスト３をそのままマスクに用いたド
ライエッチングにより、層間絶縁膜２にスルーホール部
の開孔を行う。その後、図示は省略するが、上層配線を
スパッタし、フォトリソグラフィ技術により上層配線の
パターニングを行う。
【０００４】
【発明が解決しようとする課題】このような従来の半導
体装置の製造方法では、テーパー付きスルーホール形成
の際、ウェットエッチング（又は等方性のドライエッチ
ング）を用いるので、エッチングレートのばらつきにテ
ーパー部の形状，大きさが影響されやすく、これらの形
状、寸法を設計通りに制御することは困難であった。ま
た、ウェットエッチングとドライエッチングの２ステッ
プのエッチングなので、工期が長くなるという問題点が
あった。本発明の目的は、スルーホールの形状、寸法の
制御を容易に行い、かつ工期の短縮を可能にした半導体
装置の製造方法を提供することにある。
体装置の製造方法では、テーパー付きスルーホール形成
の際、ウェットエッチング（又は等方性のドライエッチ
ング）を用いるので、エッチングレートのばらつきにテ
ーパー部の形状，大きさが影響されやすく、これらの形
状、寸法を設計通りに制御することは困難であった。ま
た、ウェットエッチングとドライエッチングの２ステッ
プのエッチングなので、工期が長くなるという問題点が
あった。本発明の目的は、スルーホールの形状、寸法の
制御を容易に行い、かつ工期の短縮を可能にした半導体
装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明は、下層配線上に
設けた層間絶縁膜上にフォトレジストを塗布する工程
と、スルーホールの開孔箇所において前記フォトレジス
トに焦点及び光量を調整した第１の露光を行う工程と、
同箇所に通常の条件で第２の露光を行う工程と、そのフ
ォトレジストを現像して前記第１及び第２の露光で露光
された領域を除去する工程と、このフォトレジストをマ
スクにして前記層間絶縁膜を異方性エッチングし、テー
パー付きスルーホールを開孔する工程を含んでいる。
設けた層間絶縁膜上にフォトレジストを塗布する工程
と、スルーホールの開孔箇所において前記フォトレジス
トに焦点及び光量を調整した第１の露光を行う工程と、
同箇所に通常の条件で第２の露光を行う工程と、そのフ
ォトレジストを現像して前記第１及び第２の露光で露光
された領域を除去する工程と、このフォトレジストをマ
スクにして前記層間絶縁膜を異方性エッチングし、テー
パー付きスルーホールを開孔する工程を含んでいる。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例を工程順に示す断面図であ
る。先ず、図１（ａ）のように下層配線１上に膜厚8000
Å程度の酸化膜の層間絶縁膜２をＣＶＤ法により成長さ
せ、その後フォトレジスト３を塗布する。次に、露光装
置によりフォトレジスト３を露光するが、第１の露光工
程として、通常の露光条件の時より焦点をずらし、或い
は光量を減らす等の技術を使うことにより、図１（ｂ）
のようにフォトレジスト３に対してすり鉢状の領域に露
光を行う、その後、スルーホールの設計値に応じた通常
条件の第２の露光工程を行う。しかる上で、フォトレジ
スト３を現像処理すると、図１（ｃ）のように、表面側
では第１の露光工程によって浅いすり鉢状の部分が除去
され、また全厚さにわたっては第２の露光工程によって
スルーホールの設計値通りの部分が除去されたテーパー
付き開孔窓３ａが開設される。
る。図１は本発明の一実施例を工程順に示す断面図であ
る。先ず、図１（ａ）のように下層配線１上に膜厚8000
Å程度の酸化膜の層間絶縁膜２をＣＶＤ法により成長さ
せ、その後フォトレジスト３を塗布する。次に、露光装
置によりフォトレジスト３を露光するが、第１の露光工
程として、通常の露光条件の時より焦点をずらし、或い
は光量を減らす等の技術を使うことにより、図１（ｂ）
のようにフォトレジスト３に対してすり鉢状の領域に露
光を行う、その後、スルーホールの設計値に応じた通常
条件の第２の露光工程を行う。しかる上で、フォトレジ
スト３を現像処理すると、図１（ｃ）のように、表面側
では第１の露光工程によって浅いすり鉢状の部分が除去
され、また全厚さにわたっては第２の露光工程によって
スルーホールの設計値通りの部分が除去されたテーパー
付き開孔窓３ａが開設される。
【０００７】そして、このフォトレジスト３をマスクに
して、異方性のドライエッチングのエッチング形状がフ
ォトレジスト形状に依存し、エッチングレート比を１：
１にして層間絶縁膜２をエッチングすることにより、図
１（ｄ）のように、フォトレジスト形状と同等に、表面
側にすり鉢部４ａが開孔され、全厚さにわたって等径部
４ｂが開孔されたテーパー付きスルーホール４が形成さ
れる。その後、図示を省略するが、このスルーホール４
を含む領域に上層配線をスパッタ形成し、フォトリソグ
ラフィ技術によりパターニングを行う。このように、フ
ォトレジスト３の形状を露光，現像工程において制御す
ることにより、テーパー付きスルーホールを１回のドラ
イエッチングで形成することが可能となる。
して、異方性のドライエッチングのエッチング形状がフ
ォトレジスト形状に依存し、エッチングレート比を１：
１にして層間絶縁膜２をエッチングすることにより、図
１（ｄ）のように、フォトレジスト形状と同等に、表面
側にすり鉢部４ａが開孔され、全厚さにわたって等径部
４ｂが開孔されたテーパー付きスルーホール４が形成さ
れる。その後、図示を省略するが、このスルーホール４
を含む領域に上層配線をスパッタ形成し、フォトリソグ
ラフィ技術によりパターニングを行う。このように、フ
ォトレジスト３の形状を露光，現像工程において制御す
ることにより、テーパー付きスルーホールを１回のドラ
イエッチングで形成することが可能となる。
【０００８】なお、図１（ｃ）のフォトレジスト３の現
像工程の後に、 140℃程度の高温でフォトレジスト３を
焼きしめる工程を追加することにより、テーパー部やス
ルーホール部の側面をより滑らかにすることができる。
像工程の後に、 140℃程度の高温でフォトレジスト３を
焼きしめる工程を追加することにより、テーパー部やス
ルーホール部の側面をより滑らかにすることができる。
【０００９】
【発明の効果】以上説明したように本発明は、フォトレ
ジストに対して第１及び第２の露光を行なうことで、表
面側にすり鉢状で全厚さにわたって等径の開孔を形成
し、このフォトレジストをマスクにして層間絶縁膜を異
方性エッチングしているので、テーパー付きスルーホー
ルを精度よく制御することができる。また、１回のエッ
チングでテーパー付きスルーホールを形成でき、工期の
短縮を図ることができる効果がある。
ジストに対して第１及び第２の露光を行なうことで、表
面側にすり鉢状で全厚さにわたって等径の開孔を形成
し、このフォトレジストをマスクにして層間絶縁膜を異
方性エッチングしているので、テーパー付きスルーホー
ルを精度よく制御することができる。また、１回のエッ
チングでテーパー付きスルーホールを形成でき、工期の
短縮を図ることができる効果がある。
【図１】本発明の製造方法を工程順に示す断面図であ
る。
る。
【図２】従来の製造方法を工程順に示す断面図である。
１ 下層配線 ２ 層間絶縁膜 ３ フォトレジスト ４ テーパー付きスルーホール ４ａ すり鉢部 ４ｂ 等径部
Claims (1)
- 【請求項１】 下層配線と上層配線とを層間絶縁膜に開
孔したスルーホールを通して相互に電気接続する多層配
線構造を有する半導体装置において、前記層間絶縁膜を
形成した後にこの上にフォトレジストを塗布する工程
と、スルーホールの開孔箇所において前記フォトレジス
トに焦点及び光量を調整した第１の露光を行う工程と、
同箇所に通常の条件で第２の露光を行う工程と、そのフ
ォトレジストを現像して前記第１及び第２の露光で露光
された領域を除去する工程と、このフォトレジストをマ
スクにして前記層間絶縁膜を異方性エッチングし、テー
パー付きスルーホールを開孔する工程を含むことを特徴
とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04245895A JP3104425B2 (ja) | 1992-08-22 | 1992-08-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04245895A JP3104425B2 (ja) | 1992-08-22 | 1992-08-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0669357A true JPH0669357A (ja) | 1994-03-11 |
| JP3104425B2 JP3104425B2 (ja) | 2000-10-30 |
Family
ID=17140418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04245895A Expired - Fee Related JP3104425B2 (ja) | 1992-08-22 | 1992-08-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104425B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007514201A (ja) * | 2003-12-12 | 2007-05-31 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | フォトレジスト層の表面にくぼみを形成する方法 |
| JP2012250388A (ja) * | 2011-06-01 | 2012-12-20 | Canon Inc | 液体吐出ヘッドおよびその製造方法 |
| CN113140448A (zh) * | 2020-01-16 | 2021-07-20 | 芯恩（青岛）集成电路有限公司 | 一种半导体结构及其制作方法 |
| KR20240063201A (ko) * | 2013-03-15 | 2024-05-09 | 얀마 파워 테크놀로지 가부시키가이샤 | 작업 차량의 엔진 장치 |
-
1992
- 1992-08-22 JP JP04245895A patent/JP3104425B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007514201A (ja) * | 2003-12-12 | 2007-05-31 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー． | フォトレジスト層の表面にくぼみを形成する方法 |
| JP2012250388A (ja) * | 2011-06-01 | 2012-12-20 | Canon Inc | 液体吐出ヘッドおよびその製造方法 |
| KR20240063201A (ko) * | 2013-03-15 | 2024-05-09 | 얀마 파워 테크놀로지 가부시키가이샤 | 작업 차량의 엔진 장치 |
| CN113140448A (zh) * | 2020-01-16 | 2021-07-20 | 芯恩（青岛）集成电路有限公司 | 一种半导体结构及其制作方法 |
| CN113140448B (zh) * | 2020-01-16 | 2022-10-28 | 芯恩（青岛）集成电路有限公司 | 一种半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3104425B2 (ja) | 2000-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3271094B2 (ja) | 積層配線基板及びその製造方法 | |
| US5922516A (en) | Bi-layer silylation process | |
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JPH0669357A (ja) | 半導体装置の製造方法 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| JPH0467333B2 (ja) | ||
| KR100197538B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPH0435048A (ja) | 半導体装置の多層配線形成方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JPS5955015A (ja) | 半導体装置の製造方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPH0590220A (ja) | 半導体装置の製造方法 | |
| KR100261167B1 (ko) | 반도체 소자의 게이트 제조방법 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| KR950014268B1 (ko) | 콘택형성방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| JP2912002B2 (ja) | 半導体装置の製造方法 | |
| JPH03257822A (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JPS5843540A (ja) | 半導体装置の配線形成方法 | |
| JPH0212827A (ja) | 半導体装置の製造方法 | |
| JPH038338A (ja) | 多層配線構造の製造方法 | |
| JPH02231711A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |