JPH0590220A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0590220A
JPH0590220A JP27730091A JP27730091A JPH0590220A JP H0590220 A JPH0590220 A JP H0590220A JP 27730091 A JP27730091 A JP 27730091A JP 27730091 A JP27730091 A JP 27730091A JP H0590220 A JPH0590220 A JP H0590220A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
organic material
resist pattern
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27730091A
Other languages
English (en)
Inventor
Katsuji Mabuchi
勝司 馬渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27730091A priority Critical patent/JPH0590220A/ja
Publication of JPH0590220A publication Critical patent/JPH0590220A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 この発明は、上配線時の被覆率が高く、且つ
製造作業が容易な半導体装置の製造方法を提供すること
を目的とする。 【構成】 この発明は、層間絶縁層2上に、酸素ガスを
用いたドライエッチングに対して比較的除去されやすい
有機物層3を形成する。有機物層3上にレジストパター
ン4を形成し、異方性の強い酸素ガスのドライエッチン
グにて、レジストパターン4をマスクとして有機物層3
をほぼ垂直にエッチング除去する。そして、レジストパ
ターン4と有機物層3をマスクとして層間絶縁層2を予
備的にドライエッチングした後、等方性の酸素ガスドラ
イエッチングによって主に有機物層3の開口部のみを拡
張する。レジストパターン4と拡張された有機物層3を
マスクとして層間絶縁層2をエッチングしコンタクトホ
ールを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置を配線す
る際に、配線の被膜率の向上を図る半導体装置の製造方
法に関するものである。
【0002】
【従来の技術】半導体装置において、配線を形成する場
合、配線は絶縁層を介して、その下に形成された配線も
しくは素子と接続されなければならない。このような接
続を行うためには絶縁層に穴(コンタクトホール)を開
けて、その上に配線材料を被膜することで配線もしくは
素子とコンタクトをとるのが一般的な方法である。
【0003】近年、半導体素子は微細化が著しく、素子
自体も配線も微細化しており、コンタクトホール径も小
さくなっている。しかし素子や配線の厚みは大きな変化
がなくコンタクトホールはその径に対し、深さ(アスペ
クト比)が大きくなる傾向がある。こうした大きなアス
ペクト比のコンタクトホールで問題となることとして、
コンタクトホールを開けた後に配線材料を堆積しても、
配線材料がコンタクトホールの底にとどかない、あるい
は底面部分と表面でとぎれてしまう。すなわち、被膜率
の低下が起こることである。
【0004】このような問題を解決するためにいくつか
の提案がなされている。この中の1つとして、コンタク
トホールをポリシリコンなどで埋めた後に、イオン注入
を行い、円柱状の導体層を形成するものがある。しかし
ながら、この方法は接続面での抵抗を下げにくいこと、
また工程が多く繁雑なことなどの欠点があり、適用され
ることはまだ少ない。
【0005】また、他の方法としては、コンタクトホー
ルの断面形状を改善して被膜率を向上させることであ
る。図3に従来の半導体装置の製造方法の1例を示す。
【0006】図3に示すように、素子又は配線のある基
板21の上に、絶縁層22が形成されている。この絶縁
層22上にホトリソグラフィ工程により所望の部分に穴
24の開いたレジストパターン23を形成する。この穴
24の部分から絶縁層22をドライエッチングしてコン
タクトホールを開ける(図3(a))。この状態ではホ
ールの壁が垂直なのでウェットエッチングを行ってコン
タクトホールの壁をなだらかにする。当然コンタクトホ
ール径は、図3(b)に示すように、広がる。
【0007】その後、図3(c)に示すように、レジス
ト層23を除去する。
【0008】最後に、図3(d)に示すように、配線材
料27を堆積し、パターニングして配線を形成する。
【0009】この方法では、ウェットエッチングの時生
じた段差28によって十分な被膜がしずらい。又、ウェ
ットエッチングでは、コンタクト底面部分の大きさや断
面形状の調整ができないといった欠点がある。
【0010】一方、特開平3−16217号公報(国際
特許分類H01L 21/3205)には、別の方法で
被膜率を向上させる方法が開示されている。この方法
は、レジストパターンのホール径に従って絶縁層を途中
までエッチングした後、レジストパターンのホール径を
広げてから絶縁層のエッチングを行うことで被膜率の良
いコンタクトホール形状を得ようとするものである。
【0011】しかしながら、この方法の場合、レジスト
パターンのホール径を広げようとすればレジスト膜厚自
体を薄くしてしまうためホールの断面形状をそれ程変え
ることはできないということ並びに、ホールの底面部の
径の調整ができないという欠点があった。
【0012】また、特開平3−3227号公報(国際特
許分類H01L 21/027)に開示されている方法
は、同じようにレジスト形状によってコンタクトホール
形状を改善するものである。この方法ではあらかじめレ
ジスト断面形状が薄い周辺部分を持つようなホール形状
としておいて、絶縁層をエッチングしてゆく段階で自然
にレジストのホール径が広がってゆくようにしたもので
ある。
【0013】しかしながら、この方法においても、レジ
ストをパターニングする段階で2回露光しなくてはなら
ず、2回目の露光時にパターンを合わせることが難しく
なるという欠点があった。更に、2回露光のためレジス
トのホール径の調整が困難になると考えられる。又、コ
ンタクトホールの形状はレジストの断面形状とそのエッ
チングレート、及び絶縁層のエッチングレートによって
決定されるため、その調整はかなり難しくなる。
【0014】更に、特開平3−19223号公報(国際
特許分類H01L 21/3205)に開示されている
方法は、絶縁層側の組成を上層部と下層部で変えること
により、コンタクトホール形成時に自然にテーパーがつ
くようにするものである。
【0015】しかしこの方法では、絶縁膜としてシリコ
ン窒化膜を用いているが、他の材料を用いることもあ
り、適用範囲は限定されている。又、絶縁層はそれ自体
の特性や均一性などが形成条件によって決定されるた
め、その点からも適用できない場合が多くなるという問
題があった。
【0016】
【発明が解決しようとする課題】上述した従来の各方法
においては、以下に示す問題点があった。 1.エッチングされた絶縁層の断面形状がなだらかなテ
ーパとならない。 2.コンタクトホールの特に底面部の径が、正確にコン
トロールできない。特に微細なパターンを形状する時に
は、ホール径の調整は重要となる。 3.絶縁層の種類、質などにより方法が限定される。 4.プロセスが複雑になる。
【0017】この発明は、上記従来の問題点を解決する
もので、配線時の被覆率が高く、且つ製造作業が容易な
半導体装置の製造方法を提供することをその目的とす
る。
【0018】
【課題を解決するための手段】この発明は、半導体装置
の層間絶縁層上に、酸素ガスを用いたドライエッチング
に対して比較的除去されやすい有機物層を形成する工程
と、この有機物層の上にレジストパターンを形成する工
程と、異方性の強い酸素ガスのドライエッチングにて、
上記レジストパターンをマスクとして有機物層をほぼ垂
直にエッチング除去する工程と、上記レジストパターン
と有機物層をマスクとして層間絶縁層を予備的にドライ
エッチングする工程と、等方性の酸素ガスドライエッチ
ングによって主に有機物層の開口部のみを拡張する工程
と、上記レジストパターンと拡張された有機物層をマス
クとして層間絶縁層をエッチングしコンタクトホールを
形成する工程と、からなる。
【0019】
【作用】この発明の方法では、コンタクトホールの底面
部の径をレジストパターンによって、又表面部の径を有
機物層の広がりによって別々に調整できるため、コンタ
クトホール形成時の自由度が高い。レジストパターンの
形成以降のホールエッチングと有機物層のエッチングは
全てドライエッチングのため、1つのバッチ内で行うこ
とができるレジストパターン形成も1回の露光で済むこ
とからプロセスは簡単である。
【0020】
【実施例】図1、図2に従いこの発明の実施例を説明す
る。
【0021】図1、図2に示すように、素子又は配線の
ようなコンタクトを要する基板1の表面状に絶縁層2を
形成する。その上に比較的酸素プラズマによってエッチ
ングされやすい有機物の層3を均一に形成する。さらに
その上にレジスト層4を形成する(図1(a))。
【0022】レジスト層4を通常のホトリソグラフィ工
程によってパターニングし、所望の場所にレジスト層の
ホール5を開ける(図1(b))。
【0023】続いて、レジスト4をマスクとして、その
下の有機物層3を酸素プラズマによってドライエッチン
グし、ホール6をあける。この時ドライエッチングでは
異方性を強くして、垂直にホールを形成する(図1
(c))。
【0024】次にホール5、6を介して絶縁層2をドラ
イエッチングする。この時には絶縁層の途中で止めて、
適度の深さのホール7を形成する(図1(d))。
【0025】次の工程で、等方性の酸素プラズマを行
い、有機物層3をエッチングして広げる(図2
(e))。
【0026】その後、絶縁層のドライエッチングを行う
ことで、コンタクトホール9を形成する。この時のドラ
イエッチングでは、異方性エッヂと等方性エッチングを
適時に使用することで、テーパ形状及び、ホール径を調
整する(図2(f))。そして、有機物層3及びレジス
ト層4を除去する(図2(g))。然る後配線材料を堆
積し、パターニングして配線10を形成する(図2
(h))。
【0027】次に図1及び図2を用いてこの発明の具体
的実施例を更に説明する。素子あるいは配線等のコンタ
クトを必要とする基板1の表面上に層間絶縁像2を形成
する。この層間絶縁層2は減圧CVD装置にて、TEO
S系ガスを用い、基板温度400℃、圧力10Tor
r、出力200Wの条件下にて、BPSG膜を4000
Å堆積する。
【0028】この上に有機物層3を形成するが、この場
合にはポジレジストのAZ1350(シープレイ)を用
いて3000Åの厚みにスピンコートする。更に、その
上に、パターニング用のレジスト層4として、ネガレジ
ストとして、例えば、OMR−85(東京応化(株)
製)を2000Åの厚みにスピンコートする(図1
(a))。
【0029】次に、レジスト層に対して所望する場所を
ホトリソグラフィ工程によって、パターニングし、開口
部5を形成する(図1(b))。
【0030】そして、レジスト層4をマスクとして、開
口部5から有機物層3をドライエッチングにより除去す
る。この時のドライエッチングは、酸素ガスを用いて、
異方性の強いRIE(反応性イオンエッチング)を行う
ことで、垂直なホール6が形成される(図1(c))。
【0031】その後、レジスト層4と、有機物層3をマ
スクとして開口部6より、層間絶縁層2を1500Åエ
ッチングする。このエッチングは、マグネトロンRIE
装置にて、CHF3系のガスを用いて行う。この時のエ
ッチングは後で、基板1へのコンタクト部分を形成する
場合にホール径の制御を行いやすくするためのものであ
り、ホール形状によって深さは適当に変更できる(図1
(d))。
【0032】次に、酸素プラズマによる等方性のエッチ
ングによって、有機物層3を除去して、広げ拡張された
有機物層開口部8を形成する。この時有機物層には酸素
プラズマによって、エッチングされやすい物質を選んで
おくことでレジスト層の開口(イ)を広げずに有機物層
の開口(ロ)のみを広げることができる(図2
(e))。
【0033】再び層間絶縁層のエッチングを行うこと
で、基板1に開口部9を形成する(図2(f))。
【0034】この後、有機物層3とレジスト層4を除去
することで、なだらかなテーパを有するコンタクトホー
ルが形成される。このコンタクトホールの開口(ハ)
は、先の有機物層の開口(ロ)によって、又、開口
(ニ)はレジスト層の開口(イ)によって調整できる
(図2(g))。
【0035】その後、アルミ等の配線材料を堆積して、
所望のパターニングを行うことで基板1に接続された配
線10が形成できる(図2(h))。
【0036】
【発明の効果】以上説明したように、この発明によれ
ば、層間絶縁層にテーパをもたせることで、配線層の被
膜率を向上できるので、段切れを防止できる。
【0037】更に、コンタクトホールの形状を任意に調
整できるので、層間絶縁層の材質、膜厚が変動しても容
易に対応できる再現性がよい。
【0038】しかも、コンタクトホールの開口径を正確
に調整できるので、半導体装置の微細化に対応できる。
【0039】また、プロセスを行う上で、パターニング
のための露光は1回のみでよく、又その後のホール加工
についても全てドライエッチングなのでガスと条件を変
えれば1バッチ内で連続処理できる。このため作業数が
減少でき時間も短縮される。
【図面の簡単な説明】
【図1】この発明の実施例における半導体装置の製造方
法を示す工程断面図である。
【図2】この発明の実施例における半導体装置の製造方
法を示す工程断面図である。
【図3】従来の方法の実施例における半導体装置の製造
方法を示す工程断面図である。
【符号の説明】
1 半導体基板 2 層間絶縁層 3 有機物層 4 レジスト層 5 レジスト層開口部 6 有機物層開口部 7 予備エッチングされたホール 8 拡張された有機物層開口部 9 コンタクトホール 10 配線層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置の層間絶縁層上に、酸素ガス
    を用いたドライエッチングに対して比較的除去されやす
    い有機物層を形成する工程と、この有機物層の上にレジ
    ストパターンを形成する工程と、異方性の強い酸素ガス
    のドライエッチングにて、上記レジストパターンをマス
    クとして有機物層をほぼ垂直にエッチング除去する工程
    と、上記レジストパターンと有機物層をマスクとして層
    間絶縁層を予備的にドライエッチングする工程と、等方
    性の酸素ガスドライエッチングによって主に有機物層の
    開口部のみを拡張する工程と、上記レジストパターンと
    拡張された有機物層をマスクとして層間絶縁層をエッチ
    ングしコンタクトホールを形成する工程と、からなる半
    導体装置の製造方法。
JP27730091A 1991-09-26 1991-09-26 半導体装置の製造方法 Pending JPH0590220A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27730091A JPH0590220A (ja) 1991-09-26 1991-09-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27730091A JPH0590220A (ja) 1991-09-26 1991-09-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0590220A true JPH0590220A (ja) 1993-04-09

Family

ID=17581619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27730091A Pending JPH0590220A (ja) 1991-09-26 1991-09-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0590220A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270929B1 (en) * 2000-07-20 2001-08-07 Advanced Micro Devices, Inc. Damascene T-gate using a relacs flow
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US9761685B2 (en) 2015-08-20 2017-09-12 Renesas Electronics Corporation Manufacturing method for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270929B1 (en) * 2000-07-20 2001-08-07 Advanced Micro Devices, Inc. Damascene T-gate using a relacs flow
US7008832B1 (en) 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US9761685B2 (en) 2015-08-20 2017-09-12 Renesas Electronics Corporation Manufacturing method for semiconductor device
US10043884B2 (en) 2015-08-20 2018-08-07 Renesas Electronics Corporation Manufacturing method for semiconductor device

Similar Documents

Publication Publication Date Title
US4461672A (en) Process for etching tapered vias in silicon dioxide
US4487652A (en) Slope etch of polyimide
US6028001A (en) Methods of fabricating contact holes for integrated circuit substrates by etching to define a sidewall and concurrently forming a polymer on the sidewall
JPH08335634A (ja) 半導体装置の製造方法
US5915198A (en) Contact process using taper contact etching and polycide step
US6291359B1 (en) Methods of forming openings and methods of controlling the degree of taper of openings
JPH0590220A (ja) 半導体装置の製造方法
JP2757838B2 (ja) 半導体装置の製造方法
JP2720023B2 (ja) 半導体装置の製造方法
JPH07326621A (ja) 半導体素子の微細パターン形成方法
JPH05121371A (ja) 半導体装置の製造方法
JPH06333886A (ja) コンタクトホールの形成方法
JPS5893270A (ja) 半導体装置の製造方法
KR100364812B1 (ko) 반도체 소자의 제조방법
US5858874A (en) Method of fabricating semiconductor device having step of forming plug in contact hole
KR100301428B1 (ko) 하드 마스크를 갖는 반도체소자의 식각방법
JPH0669357A (ja) 半導体装置の製造方法
JPH03248429A (ja) 半導体装置の製造方法
JPH04293230A (ja) コンタクトホールの形成方法
KR100338091B1 (ko) 반도체소자제조방법
KR0140638B1 (ko) 콘택식각방법
JPH06295878A (ja) 半導体装置の製造方法
JP3350156B2 (ja) 半導体装置の製造方法
JPH05343371A (ja) 半導体装置の製造方法
JPH04345054A (ja) 半導体装置及びその製造方法