JPH0670442U - 保護回路 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 オペアンプに付随する保護回路の部品点数
を減らし、基板への実装時間短縮，高密度実装を実現す
る保護回路を提供することである。 【構成】 二個のダイオードをオペアンプの＋入力端
子と−入力端子に並列に接続し、オペアンプの＋入力端
子と−入力端子の一方からＧＮＤへ二個のダイオードを
直列に接続したことを特徴とする保護回路を形成し、か
つ前記保護回路を一つのシングルインラインパッケージ
に集積した。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、オペアンプを、過大入力電圧により破壊させないための保護回路及 び保護回路装置に関する。

【０００２】

【従来の技術】

オペアンプに、最大同相電圧または、最大差動電圧を超える過大入力電圧があ ると破壊してしまう場合があり、従来は同相電圧の過大入力電圧保護として図４ に示すダイオードＤ５を４個使用した保護回路を使用し、差動電圧の過大入力電 圧保護として図５に示すダイオードＤ６を２個使用した保護回路を使用しており 、同相電圧と差動電圧の過大入力電圧から同時に保護する場合、図４と図５を組 み合わせた図６のように、合計６個のダイオードを使用していた。

【０００３】 前記従来の保護回路の場合、１個のオペアンプの保護に６個のダイオードを必 要とし、大規模なアナログ回路の場合、部品点数が膨大となり、基板への実装時 間増，実装面積大等の問題があった。 （２ ）

【０００４】 図４は従来の同相電圧の過大入力電圧保護回路、図５は従来の差動電圧の過大 入力電圧保護、図６は同相電圧と差動電圧の過大入力電圧を同時に保護できる保 護回路であり、１はリニアＩＣ，２はオペアンプ，３は＋入力端子，４は−入力 端子である。

【０００５】

【考案が解決しようとする課題】

解決しようとする課題は、保護回路の部品点数を減らし、基板への実装時間短 縮，高密度実装を実現する保護回路を提供することである。

【０００６】

【課題を解決するための手段】

二個のダイオードをオペアンプの＋入力端子と−入力端子に並列に接続し、オ ペアンプの＋入力端子と−入力端子の一方からＧＮＤへ二個のダイオードを直列 に接続した事を特徴とする保護回路を形成し、 かつ前記保護回路を一つのシングルインラインパッケージに集積した。

【０００７】

【作用】

本考案により、オペアンプの＋入力端子に差動電圧の過大入力電圧が印加され た場合第一のダイオードに電流が流れ、−入力端子に差動電圧の過大入力電圧が 印加された場合第二のダイオードに電流が流れ、オペアンプを保護する。 またオペアンプの＋入力端子に同相電圧の過大入力電圧が印加された場合第一 のダイオードに電流が流れてから第三，第四のダイオードを通りＧＮＤに電流が 流れる。オペアンプの−入力端子に同相電圧の過大入力電圧が印加された場合、 第三，第四のダイオードを通りＧＮＤに電流が流れ、オペアンプを保護する。 （３ ）

【０００８】

【実施例】

図１は本考案の一実施例であり本考案の要部は、リニアＩＣ１のオペアンプも しくは電圧比較器２の＋入力端子３と−入力端子４の間に第一のダイオードＤ１ を接続し、前記第一のダイオードＤ１に第二のダイオードＤ２を並列に、かつ極 性が相反する様に接続し、前記第一のダイオードＤ１と第二のダイオードＤ２か らＧＮＤへ直列に第三のダイオードＤ３のアノードを接続し、前記第三のダイオ ードＤ３のカソードと第四のダイオードＤ４のカソードを直列に接続し、前記第 四のダイオードＤ４のアノードをグランドに接続したことを特徴とする保護回路 を形成し、図２のように前記保護回路を一つのシングルインラインパッケージに 集積した。

【０００９】 第一のダイオードＤ１と第二のダイオードＤ２は差動電圧の過大入力電圧保護 用で、図３に示すように＋入力端子と−入力端子間の電位差ＶdMが第一のダイオ ードＤ１と第二のダイオードＤ２の順方向電圧より大きいとき、第一のダイオー ドＤ１もしくは第二のダイオードＤ２に電流が流れ、リニアＩＣ１を保護する。 この際、第一のダイオードＤ１と第二のダイオードＤ２の順方向遅れ時間が遅 いと瞬時の過大差動入力電圧が第一のダイオードＤ１と第二のダイオードＤ２に 流れず、リニアＩＣ１を保護できない。よって、本実施例では順方向遅れ時間の 速いショットキーバリアダイオードを用いた。

【００１０】 第三のダイオードＤ３と第四のダイオードＤ４は同相入力電圧保護用で、図３ に示すように＋入力端子３とグランド間、そして−入力端子４とグランド間の電 位差ＶCMが、第三のダイオードＤ３のツェナー電圧と第四のダイオードＤ４の順 方向電圧の和より大きいとき、第三のダイオードＤ３と第四のダイオードＤ４に 電流が流れオペアンプを保護する。 本実施例では、オペアンプの電源電圧より２ボルト程度低いツェナー電圧を持 つツェナーダイオードを用いた。 （４ ）

【００１１】 図２は前記保護回路を一つのシングルインラインパッケージ５に集積した本考 案による保護回路装置の一実施例であり、第一のダイオードＤ１と第二のダイオ ードＤ２が接続されるシングルインラインパッケージ５の外部端子６と外部端子 ７は、オペアンプの＋入力端子３と−入力端子４と同じ幅、例えば２．５４mmと し、グランドに接続される外部端子８はリニアＩＣの配線の障害とならない幅、 例えば５．０８mmとした。

【００１２】 なお、第一のダイオードＤ１と第二のダイオードＤ２はオペアンプの特性や、 その用途によりショットキーバリアダイオード以外のダイオードも使用出来、ダ イオードの順方向特性のみを使用するためバリスタ１個に置き換えも出来る。 また、第三のダイオードＤ３と第四のダイオードＤ４もオペアンプの特性や、 その用途によりツェナーダイオード以外のダイオードも使用出来、三層ダイオー ド１個に置き換えも出来る。

【００１３】

【考案の効果】

本考案によりオペアンプの保護回路の部品点数が減り、一つのシングルインラ インパッケージに集積したことにより基板への実装時間短縮，高密度実装を実現 できた。また保護回路の配線の引き回しが短いため高速化、低雑音化が出来た。 以上述べたように産業上の利用可能性大なるものである。 （５ ）

【図面の簡単な説明】

【図１】本考案による保護回路の一実施例

【図２】本考案による保護回路装置の一実施例

【図３】過大入力電圧の説明図

【図４】従来の同相電圧の過大入力電圧保護回路

【図５】従来の差動電圧の過大入力電圧保護回路

【図６】従来の同相電圧と差動電圧の過大入力電圧を同
時に保護できる保護回路

【符号の説明】

１ リニアＩＣ ２ オペアンプ ３ ＋入力端子 ４ −入力端子 ５ シングルインラインパッケージ ６ ＋入力端子に接続される外部端子 ７ −入力端子に接続される外部端子 ８ ＧＮＤに接続される外部端子

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】オペアンプの＋入力端子と−入力端子間に
   第一のダイオードを接続し、前記第一のダイオードに第
   二のダイオードを並列に、かつ極性が相反する様に接続
   し、前記第一と第二のダイオードからＧＮＤへ、直列に
   第三のダイオードのアノードを接続し、前記第三のダイ
   オードのカソードと第四のダイオードのカソードを直列
   に接続し、前記第四のダイオードのアノードをグランド
   に接続したことを特徴とする保護回路。
2. 【請求項２】前記保護回路を一つのシングルインライン
   パッケージに集積した事を特徴とする請求項１の保護回
   路装置。