JPH0671008B2 - ダイオード - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はとくに集積回路装置内に組み込むに適するダイ
オードに関する。

〔従来の技術〕

半導体集積回路とくにバイポーラ形やBiMOS形の集積回
路内に組み込まれるダイオードは、回路内の種々の電位
点に接続されあるいは種々の電圧が掛かる状態で使用さ
れるので、回路の他部分とはできるだけ電位的に分離さ
れた状態で作り込むのが望ましく、このため半導体基板
から接合分離されたそれと逆導電形のエピタキシャル層
などの半導体領域内に、単独の形であるいは関連回路素
子と一緒に作り込まれる。第３図は高耐電圧ダイオード
をかかる半導体領域に単独の形で作り込んだ最も簡単な
従来例を示すものである。

この第３図の例では、まずｐ形の基板１の表面の所定の
個所に埋込層２用に強いｎ形の拡散をしておいた上で、
半導体領域３用にエピタキシャル層をｎ形で成長させ、
その表面から分離層４を強いｐ形で基板１に達するよう
に深く拡散することにより、エピタキシャル層を基板１
から接合分離された半導体領域３に分離する。ダイオー
ドはこの半導体領域３内に作り込まれ、このためにｐ形
層７とｎ形層８とをその表面から拡散して、その上の酸
化膜20に明けた窓を介してこれらの層７および８にそれ
ぞれ導電接触する接続膜41および42を設けてダイオード
用の電極とする。

第３図のダイオードでは、半導体領域３としてのエピタ
キシャル層の不純物濃度および厚みを適切に選定し、か
つｐ形層７とｎ形層８を適切な不純物濃度および深さで
拡散することにより、所望の耐電圧値を得ることができ
る。ところが、ｐ形層７をエミッタ、ｎ形の半導体領域
３をベース,p形の分離層４および基板１をコレクタとす
る図示のようなpnp形の寄生トランジスタTrが同時に作
り込まれるので、ｐ形層７からｎ形層８に流れる正規の
ダイオード電流のほかに、この寄生トランジスタを通じ
てｐ形層７から基板１に大量の漏洩電流が流れてしま
う。寄生トランジスタの電流増幅率をh_FEとし、ｐ形層
７に流れ込む全電流に対してこの漏洩電流が占める割合
をｋとすると、ｋ＝h_FE/（１＋h_FE）であり、寄生トラ
ンジスタの電流増幅率h_FEはふつう10程度なので、ｋの
値はほぼ0.9となる。つまり、この従来例ではｐ形層７
に流入する電流の僅かに10％しかダイオード電流として
利用できないことになる。

第４図はこの点を改良したもので、前のｎ形層のかわり
に図示のようにｐ形層７を取り囲み、かつ埋込層２に達
するように深く拡散された不純物濃度の高いウォール層
５が設けられ、その接続膜42との接続用に接続層６が強
いｎ形でその表面部に拡散される。これによって、寄生
トランジスタのベース領域内の不純物濃度が上がってそ
の電流増幅率が低下するが、それでも寄生トランジスタ
の電流増幅率がまだ0.5程度あるため、前式からわかる
ように全電流の約３分の１が基板１の方へ流出してしま
う。

第５図はこれのさらに改良であって、第４図のｐ形層７
のかわりに横形トランジスタを作り込んで、その電流増
幅率を利用しながら漏洩電流分を減少させるものであ
る。このため、半導体領域３の表面からエミッタ層11と
それを取り囲むコレクタ層12とをｐ形で拡散して、ｎ形
の半導体領域３をベース領域とする横形のpnpトランジ
スタを図示のように作り込み、さらに接続膜42によって
そのコレクタ層12を前述の接続層６つまりベース領域と
短絡して、エミッタ層11からコレクタ層12に流れるトラ
ンジスタ電流をダイオード電流として利用する。

この例では、横形トランジスタの電流増幅率をh_FEtと
し、寄生トランジスタの電流増幅率をh_FEとすると、漏
洩電流の全電流に対する前述の比ｋはh_FE/（１＋h_FE＋h
_FEt）になる。いま、横形トランジスタの電流増幅率を
通常の20程度、寄生トランジスタの電流増幅率を前述の
0.5程度として上式に入れると、比ｋの値は約1/40とな
って、横形トランジスタを利用することにより漏洩電流
分が著しく減少されることがわかる。

第６図に第４図および第５図に示されたダイオードにつ
いて上述の比ｋをかなり広い範囲のダイオード電流Idに
対して実測した結果を示す。線Ａが横形トランジスタを
利用した第５図のダイオードの場合であって、線Ｂの第
４図のダイオードの場合より漏洩電流が非常に少ないこ
とがわかる。本発明はかかる横形トランジスタを利用し
たダイオードに関するものである。

〔発明が解決しようとする課題〕

上述のように横形トランジスタを利用したダイオードは
漏洩電流を減少させる上で非常に有利であるが、そのま
までは逆耐圧が低い欠点がある。これは第５図に示すよ
うに、逆電圧がダイオードに掛かったとき、つまりダイ
オードの正側電極であるエミッタ層11に接続された接続
膜41に負の電圧が掛かったとき、その下の酸化膜20を介
してこれに対面しているｎ形の半導体領域３の表面にｐ
形のチャネルChが誘導されやすいからである。例えば、
半導体領域３がバイポーラ集積回路用の比抵抗が2.5Ωc
mのエピタキシャル領域であり、酸化膜20の厚みが１μ
ｍとかなり厚目の場合でも、僅かに15V程度の逆電圧が
せま41に掛かると、このチャネルChが誘導されてダイオ
ードの耐圧値がこれによって制約されてしまうことにな
り、これでは高耐電圧のダイオードは到底得られない。
半導体領域がBiCMOS集積回路用の比抵抗が3.0Ωcmのエ
ピタキシャル層である場合は、酸化膜の厚みが1.5μｍ
程度あってもチャネルが誘導されるしきい値は同様に15
V程度である。

そこで、前の第５図の構造のダイオードの平面的なパタ
ーンを第７図に示すようにすることが従来から行なわれ
ている。図からわかるように、この例では問題の接続膜
41の下のコレクタ層12が切り欠かれており、これによっ
て接続膜41の下の半導体領域３の表面にチャネルが誘導
されても、エミッタ層11とコレクタ層12との間が直ちに
は導通しないようにしたものである。しかし、この手段
ではコレクタ層の一部が切り欠かれることによって、横
形トランジスタの電流増幅率が５程度に下がってしま
い、前述の比ｋの値が上がって全電流の８％程度が漏洩
するようになる。

第８図も従来から知られている改良構造であって、図か
らわかるように第５図の構造のダイオードのコレクタ層
12の内側に、一種のチャネルストッパとしてｎ形層13を
環状に加えたものである。しかし、容易にわかるよう
に、この構造では横形トランジスタの電流増幅率がかな
り低下して例えば２程度になってしまうので、全電流の
約15％もの洩れが生じることになり、ダイオードに横形
トランジスタを利用した意味合いが大部分失われてしま
う。また、ｎ形層13を追加しただけ、ダイオードを作り
込むために要するチップ面積が当然増えることになる。

もう一つこれに関連する厄介な問題は、高温下で電圧を
印加して置くと、酸化膜の状態が変化して常温に戻して
もその下にチャネルが形成されやすくなることである。
このいわゆる高温印加試験中に、酸化膜内の可動イオン
の分布が電界下の熱拡散により変化してその状態が固定
されてしまいやすいので、常温に戻った後にも逆方向電
圧が掛かると前述とは別の意味の洩れ電流が流れやすく
なる。いままでの説明した従来の構造のダイオードは、
いずれもかかる高温下の電圧印加によってその特性が影
響されやすい。なお、上記の酸化膜の状態の変化の様子
については、本件出願人の別出願（特願昭62−297950
号）に詳しく説明されているのでそれを参照されたい。

本発明は従来技術のもつかかる問題点を解決して、基板
側に流れる漏洩電流が少なく、かつ耐電圧値の向上に有
利なダイオードを得ることを目的とする。

〔課題を解決するための手段〕

この目的は本発明によれば、冒頭に記載のように基板か
ら接合分離された半導体領域をベース領域としてその表
面から作り込まれた横形のトランジスタのエミッタと相
互に短絡したコレクタおよびベースとの間に形成するダ
イオードに対して、トランジスタのエミッタ層とコレク
タ層との間の半導体領域の表面上に絶縁膜を介して電極
膜を設け、この電極膜を半導体領域に対して所定の電位
に接続することにより達成される。

上記の構成にいう横形トランジスタ用のエミッタ層とコ
レクタ層とは、半導体領域とは逆の互いに同じ導電形で
その表面から拡散によって作り込まれる。この横形トラ
ンジスタの電流増幅率を上げて漏洩電流分を減少させる
には、エミッタ層を島状のパターンにしてコレクタ層を
これを取り囲む環状のパターンで作り込むのが望まし
い。本発明における電極膜下の絶縁膜は、通常の酸化膜
例えばいわゆるスチーム酸化膜であってよく、その厚み
も通常の程度例えば１μｍ程度でよい。

この絶縁膜上に設けられる電極膜は、原理上はエミッタ
層とコレクタ層との間の半導体領域の表面上をエミッタ
層に接続される接続膜が横切る個所のその下側付近にの
み、この接続膜とは絶縁された状態で設けることでよい
が、この電極膜に所定の電位を与えるための接続が必要
なので、この接続を兼ねてそのパターンをエミッタ層を
外側から囲む環状ないしは半環状に形成するのが実際的
である。この電極膜用には、導電性ないしは半導電性の
アルミないしは多結晶シリコンを用いるのが好適であ
る。電極膜に付与する電位は、その下の半導体領域すな
わち横形トランジスタのベース領域と同電位とするのが
最も簡単でかつ充分であるが、電極膜下の半導体領域の
表面にそれとは逆のチャネルが誘導されるのを防止でき
る極性の電位、例えば半導体領域がｎ形の場合はそれよ
り若干正側の電位を与えることでもよい。

なお、本発明においても従来と同様にウォール層をベー
ス接続層を兼ねて設けるのが望ましく、もちろんこのウ
ォール層はコレクタ層と半導体領域を接合分離する分離
層との間に設けられ、コレクタ層が環状とされる場合は
それをさらに外側から囲む環状のパターンで作り込むの
がよい。

〔作用〕

前述のいずれの従来例においても、ダイオードが作り込
まれた半導体領域の表面は、電位的には外部に対して露
出されたいわばむき出しの状態になっていて、外部から
電界が侵入するとその影響を受けやすく、とくに横形ト
ランジスタを利用したダイオードではこの半導体領域が
トランジスタのベース領域になっているので、外部電界
の僅かな影響によってもその特性が変動しやすい。

本発明はかかる点に問題の本質があることに着目してな
されたもので、上記の構成にいう電極膜を横形トランジ
スタのエミッタ層とコレクタ層との間の半導体領域の表
面の要部ないしはそのほぼ前面を覆うように設け、この
電極膜を所定の電位点，最も好適には半導体領域と同電
位点に接続することにより、その下の半導体領域を電極
膜で遮蔽してその表面電位を安定化させるようにしたも
のである。

これによって、半導体領域の表面に外部の電界の影響に
よってエミッタ層とコレクタ層との間を導通させるチャ
ネルが形成されるおそれがなくなり、ダイオードの耐電
圧値が従来より格段に向上される。また、電極膜は半導
体領域の表面の電位を安定にするだけで、そのベース領
域としての作用になんらの影響も与えないから、横形ト
ランジスタの電流増幅率が高くかつ安定に維持されて、
ダイオードから基板に流れる漏洩電流をごく小さな値に
抑えることができる。さらに、上記のように電極膜の電
位を半導体領域と同電位にしておけば、高温下の電圧印
加試験時にも電極膜と半導体領域との間の絶縁膜に電圧
がかかることがないから、従来のように絶縁膜内の可動
イオンの分布状態が非可逆的に変化するおそれもなくな
る。

本発明は、このようにして漏洩電流の抑制と耐電圧値の
向上とを両立させて、所期の課題の解決に成功したもの
である。

〔実施例〕

以下、第１図および第２図を参照しながら本発明の実施
例を説明する。これらの図では前に説明した第３図以降
と同じ部分に同じ符号が付けられており、冗長を避ける
ため説明が重複する部分は省略することとする。

第１図は電極膜に多結晶シリコンを用いた本発明の実施
例を示すもので、同図（ａ）にはその断面が同図（ｂ）
にはその平面図がそれぞれ示されている。この実施例に
おけるダイオードはBiCMOS集積回路に組み込むに適した
もので、半導体領域３としてのｎ形のエピタキシャル層
には、３Ωcm程度の比抵抗で約10μｍの厚みに成長させ
たものが用いられる。ｐ形の分離層４は10¹⁸〜10¹⁹原子
/cm³の不純物濃度で同じ導電形の基板１に達するまで深
く拡散され、これにより半導体領域３が同図（ｂ）のよ
うに島状のｎ形の半導体領域３がｐ形の基板１から接合
分離される。ｎ形のウォール層５は同図（ｂ）のように
この半導体領域３の外周に沿う環状のパターンで設けら
れ、分離層と同程度の不純物濃度で埋込層２の上面に達
するまで例えば８μｍ程度の深さに拡散される。

ダイオードとしての横形トランジスタは、半導体領域３
のウォール層５で囲まれた範囲にそれをｎ形のベース領
域として作り込まれ、そのｐ形のエミッタ層11とコレク
タ層12とが半導体領域３の表面から10¹⁹〜10²⁰原子/cm³
の不純物濃度で２μｍ程度の深さに同時拡散される。こ
の実施例では同図（ｂ）からわかるように、エミッタ層
11は島状のパターンで、コレクタ層12はそれを囲む環状
のパターンでそれぞれ拡散される。エミッタ層11とコレ
クタ層12との間隔は、半導体領域３の厚みと同程度のこ
の例では10μｍ程度とするのがよい。さらにウォール層
５内には、接続層６が10²⁰原子/cm³前後の不純物濃度を
もつ強いｎ形で１〜1.5μｍの深さに環状のパターンで
拡散される。

以上で拡散工程は終わり、ついで絶縁膜21として例えば
スチーム酸化膜を１μｍ程度の厚みに付けた上で、その
上に多結晶シリコンを0.5μｍ程度の厚みに成長させ、
集積回路内のMOS部へのゲートの作り込みと同時に、本
発明によるダイオード用に電極膜31が形成される。この
電極膜31は同図（ｂ）にハッチングを付して示されたよ
うに、エミッタ層11とコレクタ層12との間の半導体領域
３の表面のほぼ全域を覆うように設けるのが最も望まし
い。この電極膜31の形成の後、別の絶縁膜22としてCVD
法により酸化膜が0.5μｍ程度の厚みに成長され、これ
に明けた窓を介して所定個所にそれぞれ導電接触するよ
うに、0.5〜１μｍの厚みのアルミ等からなる接続膜41
および42が図示のように設けられる。同図（ａ）からわ
かるように、電極膜31は絶縁膜22によってその上の接続
膜41から絶縁される。

ダイオードの正則電極となる接続膜41は、同図（ｂ）に
示されたようにその左端部において窓41aを介してエミ
ッタ層11と接続される。ダイオードの負側電極である接
続層42は、その中央部において窓42aを介してウォール
層５の接続層６およびコレクタ層12とに導電接触して両
者と接続し、これによって横形トランジスタのコレクタ
とベースとが短絡される。この接続層42の右端部は窓42
bを介して電極膜31と導電接触しており、これによって
電極膜31が横形トランジスタの短絡されたコレクタおよ
びベースと同電位に、つまり半導体領域３と同電位に置
かれる。

第２図は本発明の異なる実施例を示すもので、この実施
例では各半導体層の配置およびパターンは前の実施例と
同じであるが、電極膜が接続膜と一体に形成され、接続
膜に２層配線が採用されている。このため同図（ａ）に
示されたように、絶縁膜22の上に１層目の接続膜41,42,
43および電極膜32が同じアルミ等で同時に形成され、同
図（ｂ）に示したようにこれらの内の接続膜42と環状の
電極膜32とが一体に形成される。ダイオードの負側電極
である接続膜42は前の実施例と同じくコレクタ層12およ
びウォール層５の接続層６と導電接触し、横形トランジ
スタのコレクタとベースを短絡する。接続層41と43はダ
イオードの正側電極用で、この内の接続層41が図示のよ
うにエミッタ層11と導電接触される。２層目の接続膜44
は、同図（ａ）からわかるように１層目の接続膜41と43
との相互接続用で、別の絶縁膜22の上に設けられ、同図
（ｂ）に示したようにこの絶縁膜に明けた窓44aおよび4
4bを介して、その下の接続膜41および43とそれぞれ接続
される。

以上説明したいずれの実施例においても、電極膜31ない
し32は半導体領域３と同電位に置かれ、その上の接続膜
等がもつ電圧から半導体領域を静電的に有効に遮蔽する
ので、エミッタ層11とコレクタ層12との間の半導体領域
３の表面にチャネルが形成されることがなくなり、横形
トランジスタとして形成されたダイオードの耐電圧値
を、少なくとも数十Ｖ以上の値に高めることができる。
また、ダイオード接続された横形トランジスタは全く通
常の構造に構成できるので、その電流増幅率として数十
程度の高い値を得ることができ、これによってダイオー
ドの基板側への漏洩電流を２〜３％以下の低い値に抑え
ることができる。

〔発明の効果〕

以上のとおり本発明では、基板から接合分離された半導
体領域をベース領域としてその表面から作り込まれた横
形のトランジスタのエミッタと相互に短絡されたコレク
タおよびベースとの間にダイオードを形成するに当たっ
て、トランジスタのエミッタ層とコレクタ層との間の半
導体領域の表面上に絶縁膜を介して電極膜を設け、この
電極膜を半導体領域に対して所定の電位例えばこれと同
電位を与えるようにしたので、エミッタ層とコレクタ層
との間の半導体領域の表面電位が電極膜によって外部か
らの電界の侵入に対して有効に保護され、ダイオードに
逆方向電圧が掛かったときにこれら両層間にチャネルが
誘導されることがなくなり、従って本発明によりダイオ
ードの耐電圧値を従来の数倍以上に向上することができ
る。本発明の電極膜によるこのチャネル誘導の防止のた
めには、横形トランジスタ用の半導体領域ないしは半導
体層の構成になんらの変更を加える必要もないので、横
形トランジスタの電流増幅率は常に高い値に保たれ、従
ってダイオード電流が基板側に洩れる割合を本発明によ
り数％以下の低い値に抑えることができる。

本発明は、このように横形トランジスタを利用するダイ
オードの漏洩電流の抑制と耐電圧の向上を両立させる特
長を有するほか、高温下の高電圧印加の条件でも、半導
体領域の表面上の絶縁膜中に生じうる可動イオンの好ま
しくない移動ないしは分布状態の変化を有効に防止し
て、ダイオードの特性を格段に安定させる効果をも有す
る。

本発明がもつ以上の効果は、バイポーラ形ないしはBiMO
S形の集積回路装置に対してとくに有効で、本発明によ
るダイオードをそれらに組み込むことにより、集積回路
装置の性能と動作信頼性の向上に貢献することができ
る。

【図面の簡単な説明】

第１図および第２図が本発明に関し、両図は本発明によ
るダイオードのそれぞれ異なる実施例の断面図および平
面図である。第３図以降は従来技術に関し、第３図から
第５図まではそれぞれ異なる構造の従来のダイオードの
断面図、第６図はそれらの漏洩電流の特性線図、第７図
は横形トランジスタを利用したダイオードの従来の改良
構造の平面図、第８図は他の改良構造の断面図である。
図において、 1:半導体基板、2:埋込層、3:半導体領域ないしはエピタ
キシャル層、4:分離層、5:ウォール層、6:接続層、7:従
来構造のｐ形層、8:従来構造のｎ形層、11:エミッタ
層、12:コレクタ層、13:従来構造のｎ形層、20:酸化
膜、21:絶縁膜ないしは酸化膜、22:別の絶縁膜ないしは
酸化膜、31,32:電極膜、41,42,43,44:接続膜、41a,42a,
42b,44a,44b:接続層用窓、Ch:チャネル、Id:ダイオード
電流、k:ダイオード電流に対する漏洩電流の比、Tr:寄
生トランジスタ、である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/60 23/62 29/08 29/73 29/91 Ｈ０１Ｌ 29/91 Ｌ

Claims (1)

【特許請求の範囲】
1. 【請求項１】基板から接合分離された半導体領域をベー
   ス領域としてその表面から作り込まれた横形のトランジ
   スタのエミッタと相互に短絡したコレクタおよびベース
   との間に形成するダイオードであって、トランジスタの
   エミッタ層とコレクタ層との間の半導体領域の表面上に
   絶縁膜を介して電極膜を設け、この電極膜を半導体領域
   に対して所定の電位に接続したことを特徴とするダイオ
   ード。