JPH0671144B2 - 多層高密度実装モジュール - Google Patents

多層高密度実装モジュール

Info

Publication number
JPH0671144B2
JPH0671144B2 JP1149972A JP14997289A JPH0671144B2 JP H0671144 B2 JPH0671144 B2 JP H0671144B2 JP 1149972 A JP1149972 A JP 1149972A JP 14997289 A JP14997289 A JP 14997289A JP H0671144 B2 JPH0671144 B2 JP H0671144B2
Authority
JP
Japan
Prior art keywords
density mounting
mounting module
circuit pattern
substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1149972A
Other languages
English (en)
Other versions
JPH0314293A (ja
Inventor
昌己 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP1149972A priority Critical patent/JPH0671144B2/ja
Priority to US07/456,946 priority patent/US5031308A/en
Priority to DE68928150T priority patent/DE68928150T2/de
Priority to EP93118917A priority patent/EP0607532B1/en
Priority to ES93118917T priority patent/ES2085098T3/es
Priority to EP93118943A priority patent/EP0607534B1/en
Priority to ES93118943T priority patent/ES2104023T3/es
Priority to DE68926055T priority patent/DE68926055T2/de
Priority to CA002006776A priority patent/CA2006776C/en
Priority to DE68921732T priority patent/DE68921732T2/de
Priority to ES89124088T priority patent/ES2069570T3/es
Priority to EP89124088A priority patent/EP0379736B1/en
Priority to KR1019890020640A priority patent/KR940009175B1/ko
Publication of JPH0314293A publication Critical patent/JPH0314293A/ja
Publication of JPH0671144B2 publication Critical patent/JPH0671144B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は回路パターンを有する複数の基板を積層し、基
板の中間層にチップ部品を内蔵した多層高密度実装モジ
ュールに関する。
（従来の技術） 回路パターンを有するガラス繊維、エポキシ樹脂基板を
複数積み重ね、中間層の基板に部品埋込み用孔部を設
け、セラミックチップコンデンサなどのチップ部品を内
蔵し、回路の小型化を目的とした高密度実装モジュール
がある。複数の基板の回路パターンは、例えば、錫、
鉛、共晶半田による半田バンプ接合によって行い、その
間に形成された空隙部分へ液状のエポキシ樹脂を充填し
て多層基板は完成される。
然し乍ら、従来のこの種の半田バンプを介して各基板の
回路パターンを形成した構造は、例えば、−40°Ｃから
＋80°Ｃの条件で数千回の繰返し熱サイクルを実施した
際、半田バンプ接合部分に亀裂が発生し、回路を破壊す
る不具合があった。即ちガラス繊維、エポキシ樹脂基板
は銅箔などを接着し、エッチング加工を行い回路パター
ンを形成する。基板の多層化に際しては前述の様に錫、
鉛、共晶半田を使用して半田バンプを介して接合する。
基板の多層化に伴う熱容量の大きなモジュール基板は多
層化のための半田バンプ接合時、銅箔中の銅が錫成分へ
拡散し、脆性を有する金属間化合物を接合部分に形成す
る。他方ガラス繊維エポキシ樹脂基板は、その構造から
基板の厚さ方向は半田金属と比較して極めて大きな熱膨
脹係数を有する。熱サイクルの様に降温、昇温に伴う樹
脂基板の厚さ方向の膨脹変位量は半田バンプ接合部に集
中し、前述の回路パターン半田バンプの脆化接合部分に
亀裂を生じ、回路の破壊現象を発生した。とくにこの傾
向は部品を内蔵するため1.0mm以上の厚い樹脂基板を複
数使用する高密度実装モジュールでは厚さ方向の変位量
が大きく主要な不具合の一つとなっていた。
（発明が解決しようとする課題） 本発明は樹脂基板に使用する回路パターン銅箔の表面に
白金、あるいはパラジウムのメッキ層を構成することを
特徴とし、その目的は部品を埋込んだ複数の基板を積層
し半田バンプを介して接合しても長期の熱サイクル試験
を実施しても回路パターンに破壊を生じない高密度実装
モジュールの提供にある。
（実施例） 図は本発明の実施例の説明図で、高密度実装モジュール
の要部断面拡大図である。１はガラス繊維エポキシ樹脂
材料からなる第１層基板、２は部品埋込み部分の空間を
有する第２層基板、３は表面層にICやトランジスタなど
の機能部品、あるいはコンデンサなどの基板内部へ埋込
みが不可能の部品を搭載する第３層基板、４は樹脂基板
の表面へ接着剤などで貼り付けた銅箔回路パターン、５
は錫、鉛、共晶半田による半田バンプ接合部分、６は基
板間の空隙部分を充填したエポキシ樹脂、７はセラミッ
クチップコンデンサなど基板へ埋込む電気部品である。
本発明の実施にあたっては各基板の回路パターンに少く
とも厚さ0.5ミクロン以上の白金あるいはパラジウムを
電気メッキする。錫、鉛、共晶半田クリームを印刷して
昇温し半田バンプを形成する。電気部品７は基板の孔に
予じめ樹脂などを介して回路パターンと同一平面上に固
定化し、他の接合用半田バンプと同様に接合用半田バン
プを形成する。各基板の位置関係を出すため治具などを
介して加圧昇温して半田を溶融して基板の積層化を行
う。基板間の空隙部分へ液状のエポキシ樹脂を含浸し硬
化処理を加えて基板は完成する。斯る構成では、錫は白
金パラジウムと金属間化合物の形成はなく脆性を有する
ことなく、接合強度の安定した半田バンプ接合状態を得
ることが出来る。
白金およびパラジウムは酸素との親和力が低く、その表
面層に半田の濡れ性を低下することもない。複数の基板
を積層した構成では回路パターンの表面に、例えば、同
様の目的で使用されるニッケルでは厚さ2.0ミクロン以
上を必要とするが高周波系の信号を処理する場合、回路
パターンの導体表面損失が大きくモジュールの利得の低
下を発生するが、白金を介した構成では損失はない。更
にニッケルの場合半田への濡れ性改善のため金メッキを
ニッケル層へ被覆する工程が複雑なこと、更に半田成分
中の錫と金の拡散に伴う金属間化合物の形成は僅少では
あるが半田バンプ接合部分の脆性傾向を示す。
更につけ加えて説明すると、銅箔表面への白金メッキの
厚さは半田成分への拡散に伴う侵食を発生させぬため僅
少量でもよいが、白金メッキ時の付着量が少くまた回路
パターン構成上複雑な導電経路を経てメッキを行うた
め、この種の目的では少くとも0.5ミクロン以上の値を
必要とする。
（発明の効果） 以上説明したように複数の樹脂基板を半田バンプを介し
て接合する際回路パターンの表面に白金あるいはパラジ
ウムメッキ層を少くとも0.5ミクロン以上被覆して積層
するから、熱サイクルなど樹脂基板の厚さ方向の熱膨脹
に伴う変位が発生しても回路の破壊のない高密度実装モ
ジュールを提供出来る利点がある。
【図面の簡単な説明】
図は本発明の実施例図で高密度実装モジュールの要部断
面拡大図である。 １……第１層基板、２……第２層基板、３……第３層基
板、４……銅箔回路パターン、５……半田バンプ接合部
分、６……エポキシ樹脂、７……電気部品。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】銅箔による回路パターンを有する複数の樹
    脂基板から成る多層高密度実装モジュールにおいて、前
    記回路パターン上に形成された錫を含む材料からなる、
    半田バンプと、前記回路パターンの前記半田バンプと接
    する面に白金あるいはパラジウムメッキを被覆すること
    を特徴とする多層高密度実装モジュール。
  2. 【請求項２】特許請求の範囲第１項記載の白金あるいは
    パラジウムメッキの厚さを0.5ミクロン以上としたこと
    を特徴とする多層高密度実装モジュール。
JP1149972A 1988-12-29 1989-06-13 多層高密度実装モジュール Expired - Fee Related JPH0671144B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP1149972A JPH0671144B2 (ja) 1989-06-13 1989-06-13 多層高密度実装モジュール
US07/456,946 US5031308A (en) 1988-12-29 1989-12-26 Method of manufacturing multilayered printed-wiring-board
DE68928150T DE68928150T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren von einer mehrschichtigen Leiterplatte
EP93118917A EP0607532B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
ES93118917T ES2085098T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de un circuito impreso multicapa.
EP93118943A EP0607534B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
ES93118943T ES2104023T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de placa de cableado impreso multicapa.
DE68926055T DE68926055T2 (de) 1988-12-29 1989-12-28 Herstellungsverfahren einer mehrschichtigen Leiterplatte
CA002006776A CA2006776C (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
DE68921732T DE68921732T2 (de) 1988-12-29 1989-12-28 Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten.
ES89124088T ES2069570T3 (es) 1988-12-29 1989-12-28 Procedimiento de fabricacion de una placa de conexionado impreso de multiples capas.
EP89124088A EP0379736B1 (en) 1988-12-29 1989-12-28 Method of manufacturing multilayered printed-wiring-board
KR1019890020640A KR940009175B1 (ko) 1988-12-29 1989-12-29 다층 프린트기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1149972A JPH0671144B2 (ja) 1989-06-13 1989-06-13 多層高密度実装モジュール

Publications (2)

Publication Number Publication Date
JPH0314293A JPH0314293A (ja) 1991-01-22
JPH0671144B2 true JPH0671144B2 (ja) 1994-09-07

Family

ID=15486651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1149972A Expired - Fee Related JPH0671144B2 (ja) 1988-12-29 1989-06-13 多層高密度実装モジュール

Country Status (1)

Country Link
JP (1) JPH0671144B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120670A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 多層配線基板
JPH06120671A (ja) * 1991-03-12 1994-04-28 Japan Radio Co Ltd 部品埋め込み多層配線基板
JPH04338541A (ja) * 1991-05-15 1992-11-25 Toyota Motor Corp 印刷機
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JP2749472B2 (ja) * 1991-12-24 1998-05-13 株式会社日立製作所 多層薄膜配線基板、該基板を用いたモジュール
JP4978709B2 (ja) * 2010-03-12 2012-07-18 大日本印刷株式会社 電子部品内蔵配線基板

Also Published As

Publication number Publication date
JPH0314293A (ja) 1991-01-22

Similar Documents

Publication Publication Date Title
KR940009175B1 (ko) 다층 프린트기판의 제조방법
US8178191B2 (en) Multilayer wiring board and method of making the same
CN101076883B (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
KR100517009B1 (ko) 다층배선기판및이의제조방법
KR101125995B1 (ko) 프린트 배선판의 제조방법 및 프린트 기판 유닛의 제조방법
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
JP4201436B2 (ja) 多層配線基板の製造方法
CN1213646C (zh) 多层印刷电路板及其制造方法
JPH09321408A (ja) 電子回路基板の高密度実装構造
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
KR20090124916A (ko) 프린트 배선판의 제조방법 및 도전성 접합제
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
US7656677B2 (en) Multilayer electronic component and structure for mounting multilayer electronic component
JP3930222B2 (ja) 半導体装置の製造方法
JPH0671144B2 (ja) 多層高密度実装モジュール
JP2017201674A (ja) プリント配線板およびその製造方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPH0446479B2 (ja)
JPH0230199B2 (ja) Fukugopurintohaisenbannoseizohoho
JP2001028481A (ja) 多層配線基板およびその製造方法
WO2025239159A1 (ja) 回路基板及び回路基板の製造方法
JP2003017611A (ja) ピン付き配線基板およびこれを用いた電子装置
JPH0427021B2 (ja)
JPS59106193A (ja) プリント配線基板の多層化方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees