JPH0673370B2 - 集積回路のコンタクト製造方法 - Google Patents

集積回路のコンタクト製造方法

Info

Publication number
JPH0673370B2
JPH0673370B2 JP58502926A JP50292683A JPH0673370B2 JP H0673370 B2 JPH0673370 B2 JP H0673370B2 JP 58502926 A JP58502926 A JP 58502926A JP 50292683 A JP50292683 A JP 50292683A JP H0673370 B2 JPH0673370 B2 JP H0673370B2
Authority
JP
Japan
Prior art keywords
layer
contact
region
wafer
epi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58502926A
Other languages
English (en)
Other versions
JPS59501433A (ja
Inventor
デイツクマン・ジヨン・エリス
ツ−リ−・レイモンド・アリグザンダ−
トウピツチ・ジエイムズ・アンソニ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
Original Assignee
NCR International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR International Inc filed Critical NCR International Inc
Publication of JPS59501433A publication Critical patent/JPS59501433A/ja
Publication of JPH0673370B2 publication Critical patent/JPH0673370B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/019Contacts of silicides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/124Polycrystalline emitter

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 技術分野 この発明は半導体ウエハに集積回路を製造する方法であ
って、前記ウエハの活性領域に形成された絶縁ゲート電
界効果装置と、フィールド酸化物領域と、金属相互接続
層と、半導体ウエハの領域と前記相互接続層との間の電
気コンタクトを含む如くして成る集積回路の製造方法に
関する。
背景技術 上記の種類の方法は公表された国際特許出願第WO82/013
80号から知ることができ、この公知の方法はCMOS集積回
路構造の形成に関するもので、相補電界効果トランジス
タを形成後、ウエハの上に厚い酸化物層を設け、ソース
及びドレイン領域にコンタクト孔を開口し、その領域に
金属コンタクトが設けられる。
発明の開示 この発明の目的は金属相互接続層と半導体ウエハの領域
との間に信頼性のある電気コンタクトを形成するように
なした種類の製造方法を提供することである。
この発明によると、コンタクト領域を画定するために前
記ウエハに輪郭を定め(delineate)、前記コンタクト
領域を保護しながらフィールド酸化物を形成し、前記コ
ンタクト領域の上に広がるように前記ウエハ上にゲート
誘電体材料の層を形成し、前記コンタクト領域の上に広
がるように前記ウエハ上に電極材料の層を形成し、前記
コンタクト領域をカバーする領域を残すように前記電極
材料層に輪郭を定め、電界効果デバイスの完成後に前記
コンタクト領域を画定するため前記ウエハ上にエッチン
グ・マスクで輪郭を定め、前記電極材料及び誘電体材料
の各層を順次エッチングし、前記コンタクト領域の上に
広がるように前記ウエハ上に金属材料層を形成する各工
程を含む種類の製造方法を提供する。
従って、この発明による方法は、比較的厚い二酸化シリ
コン層(フィールド酸化物)によって隣接する活性領域
から分離された自己整合コンタクト構造を形成する一連
の工程を提供するということがわかるであろう。
この発明による製造方法は、ドープド・エピタキシャル
層(以下EPI層という)と金属相互接続層との間に信頼
性の高いコンタクトを提供するのに適用される。この方
法は、EPI層に電界効果デバイスを形成するために行うE
PI層へのソース/ドレイン(S/D)の拡散処理中、エピ
タキシャル・コンタクト領域を直接マスキングするよう
にしたものである。
この発明の好ましい実施例を要約すると、エピタキシャ
ル(以下EPIという)コンタクト領域はウエハの処理の
早い段階で画定される。すなわちウエハの表面に活性及
びフィールド酸化物領域の輪郭を定めるときとほとんど
同時にコンタクト領域が画定される。フィールド酸化物
及びゲート酸化物層の形成後、多結晶シリコンの第1電
極層(ポリ1)がデポジションされて、EPIコンタクト
領域をカバーするようホトリソグラフィによって画成さ
れる。ポリIのカバーは、後続する処理工程中にその下
に存在するコンタクト領域を保護するとともに初期の整
合位置を保持するように作用しながら、酸化され、エッ
チされ、再酸化される。EPIコンタクトの製造はポリ(p
oly)及び酸化物層を除去するための一連の選択的エッ
チングと、露出されたコンタクト領域のエンハンスメン
ト注入と、水素環境下のアニール動作と、金属相互接続
層のデポジション及びパターン化等によって完了する。
図面の簡単な説明 次に、下記添付図面を参照してこの発明の一実施例を説
明する。
第1図乃至第21図は、EPI層の能動装置及びコンタクト
の製造中の連続する各段階における半導体のウエハ構造
を概略例示した横断面図である。
発明を実施するための最良の形態 この発明の実施例が適用される複合製造方法は電界効果
トランジスタ(FET)と、シリコン−窒化物−酸化物半
導体(SNOS)装置と、半導体ウエハの電気絶縁EPI層の
相互接続コンタクトとを製造するために、ダブル・レベ
ル・ポリ(double level poly)及び金属電極を使用す
ることを特徴とするものである。この実施例の焦点は上
記の複合製造方法の各工程からあまり離れることなく、
金属とEPI層材料との間に信頼性のある電気コンタクト
を形成するところにある。
電気絶縁されたEPI層の必要性は、通常SNOS不揮発性メ
モリー装置を“書込み”又は“消去する”ために20V以
上の相当高い電圧が使用されることから生じたものであ
る。通常、半導体チップに使用できる公称電源電圧とし
て5Vが広く普及している標準であるから、高い電圧を発
生し制御することが要求される。EPI層の使用により共
通のチップ上の他の能動装置との間の高電圧絶縁が可能
となる。しかしながら、EPI層に形成される不揮発性メ
モリーのしきい値の変動幅を小範囲に制限する必要があ
る場合、制御電源がEPI層に直接接続される場合には、E
PI層と金属相互接続層との間に抵抗性コンタクトを形成
する必要がある。
一連の処理工程を通していかに上記の目的を達成するこ
とができるかを理解するために、以下第1図から始まる
横断面図に注意を向けよう。前述した基本的SNOS処理又
は製造方法に対する本発明独特の改善点は、この好まし
い複合製造方法の処理中に表われるので明確にわかるで
あろう。
半導体装置の製造は<100>カット及び2〜3Ω−cmの
固有抵抗を持つn形基板1から始まる。固有抵抗15〜20
Ω−cmの軽くドープされたp形EPI層2がその基板に15
〜18ミクロン厚に成長される。この成長方法自体は従来
のものであるが、ここで説明する厚さは浅くn+にドープ
されたEPIのソース及びドレイン領域とp-にドープされ
たEPIとn-にドープされた基板との組合わせによって形
成される寄生npnバイポーラ装置の電流利得を抑制する
ように選ばれる。EPI層2の表面は、約550Å厚の二酸化
シリコン層で覆われる。最後の層4は低圧化学蒸着法
(LPCVD)による約1100Å厚の窒化シリコン(窒化物)
である。この窒化物層の厚さは、最終的にはオキシナイ
トライド(oxynitride)に変換されて、表面研磨処理に
より除去される約400Å厚を含んでいる。
第2図は、基本的SNOS製造方法の次の段階におけるウエ
ハの断面を表わしている。同図に表わすように、ウエハ
はマスク#1で規定されたホトレジスト層(図示してい
ない)を使用したホトリソグラフィによるパターン形成
と、適切なエッチング剤(幾何学的な考慮に基づく寸法
と利用可能性とに従ってプラズマから又は湿式エッチン
グを行う)による位置6における窒化物層4及び酸化物
層3のエッチングと、残存ホトレジストの除去と、三塩
化ホスホリス(POCL3)のディポジション(燐ディポジ
ション)と、緩衝処理済弗化水素(HF)による表面研磨
とが施されている。この表面研磨により約700Åの窒化
物が残る。燐ディポジションが第2図におけるEPI層2
のn+ドープド領域7に行われている。領域7は周囲を取
り囲んでおり最終的には電気絶縁されたEPI層2のセグ
メントを画定する。
その後、第3図に例示するように、ウエハには絶縁のた
めの酸化工程が施行され、位置6において燐ドープドEP
I領域7から約1,000Åの酸化物8が成長される。この酸
化物8は、直後に続く処理中ドープドEPI領域7を適当
に保護する。さらに、酸化物8は窒化物層4のプラズマ
・エッチング中、マスクとして作用する。第4図はこの
製造方法の後続する工程におけるウエハの断面構造を例
示する。図に示すように、n+ドープドEPI領域7は拡散
されて、EPI層2を貫通する領域9を形成する。この拡
散処理はEPI層2の電気絶縁領域或はセグメントを形成
し、以下絶縁EPI(ISO EPI)11と呼ぶことにする。EPI
層2の厚さが与えられれば、この絶縁領域を形成するに
必要な処理パラメータは当業者にとって周知のものであ
る。
第4図の構造はマスク#2により行われるホトレジスト
(PR)層12のホトリソグラフ処理と、その後の窒化物エ
ッチング処理の結果を表わす。ホトレジスト(PR)はフ
ィールド領域に対するボロン13のイオン注入のパターン
を形成する。ここでも処理の各パラメータは従来通りで
ある。
この時点において、この発明の実施に必要な初期の工夫
がまず行なわれる。特に、EPIコンタクト位置14はあた
かもそれが能動領域であるかのようにマスク#2で輪郭
が定められ、PR層12及び窒化物層4でカバーされた状態
が維持される。同一の広がりを持つPRと窒化物層とは、
さらに第4図で数字16及び17で全体的に指定されている
ISO EPI層11の2つの他の能動領域をも画定していると
いうことに注意を払うべきである。
第5図の断面図はフィールド酸化と窒化物エッチングと
パッド酸化物エッチングとゲート酸化物の成長とを含む
一連の製造処理工程の結果を表わす。約18,000Å厚のフ
ィールド酸化物18はパターン化された窒化物4(第4
図)によってカバーされていない露出された基板シリコ
ン上に従来方法に従って成長される。フィールド酸化物
の成長中、前に注入されたボロン不純物は数字19によっ
て全体に指定されているように、フィールド酸化物領域
の下のシリコン中にドライブされる。前述した窒化物及
びパッド酸化物のエッチングの後、ウエハは各能動領域
において、約775Åの純粋なゲート酸化物21を成長させ
るに適当な従来方法による酸化を受ける。
第6図は、ホトリングラフィ処理によるマスク#3を施
用してPR層23をパターン化した後に行なわれる、活性領
域17に対するボロンのエンハンスメント注入(全体的に
22で指定される)を例示する。周知のように、この工程
は活性領域17に形成されるエンハンスメント・モードEF
Tのしきい値特性を調節する。
第7図はその後に続き、能動領域16に行われる燐不純物
の注入24を描いたものである。注入パターンはマスク#
4の処理により作成されたPR層26で画定される。この注
入において、燐不純物は領域16に形成されるべきデプリ
ーション・モードEETのしきい値特性を調節するもので
ある。
この実施例の次の処理シーケンスにおいては、領域16に
形成されるべきFETのS/D(ソース/ドレイン)領域に対
するポリIコンタクトの形成を含んでいる。
第8図を見ると、希望するポリIとS/D領域とのコンタ
クトの場所である位置28を露出するためにマスク#5で
ホトリソグラフ処理が行われた後のPR層27が表わされて
いる。
このコンタクトと位置14に形成した金属体EPIコンタク
トとを混同してはいけない。上記のポリI−S/Dコンタ
クトの形成中に、ポリI層はn形不純物でドープされ
て、EPI層11に対するp−nジャンクションを形成す
る。
第9図の構成に進み、位置28はマスクとしてPR27を施用
して酸化物エッチングを受ける。PR27が除去された後、
約4,500Å厚のポリI層29が蒸着される。その後、ポリ
I層26に燐が注入されて希望するポリ抵抗を得るための
適切なシート抵抗が与えられる。そのような処理も又当
業者が通常行う方法によって達成される。第9図に表わ
す構造に導く最後の工程はマスク#6を使用して行われ
るPR層31のパターンのホトリソグラフィによる画成であ
る。
マスク#6と第9図に表わされるパターンを用いて行な
われる処理は、最終的に位置14においてISO EPI層11と
金属相互接続層とを接続するべき低い抵抗のコンタクト
を形成するように進められる。特に、マスク#6はPR31
が位置14でポリI層の上に保持されることを保証する。
ポリが保持されているための効果は以下処理シーケンス
が進んだときに明白となるであろう。
第10図は、ポリIのマスクされていない部分のエッチン
グとデプリーション注入と絶縁酸化物の成長との組合せ
工程を行った後の構造を例示する。特に特別な場合、従
来のポリIエッチング工程に続き、PR31(第9図)の除
去及び燐不純物を使用した従来のブランケット(blanke
t)注入が行われる。この注入の目的はポリII層ゲート
電極を持つデプリーションFETのしきい値特性を設定す
ることである。この注入は、第10図のポリI電極32,33,
34,36のようなポリIの残留領域によってゲート酸化物
がカバーされていない場所のすべてのゲート酸化物層21
(第9図)に浸透する。故に、ゲート電極33,34,36の下
のチャンネルの特性は別個に変更することはできない。
ポリI層の遮蔽効果は、希望する金属−EPIコンタクト
領域をカバーしているポリI部分37も同様に有してい
る。第10図の構造を製造するための工程は、ポリI層電
極をその後に製造されるポリII層電極から電気絶縁する
ために、絶縁酸化物38を十分な厚さに成長させることに
より終了する。この実施例においては、絶縁酸化物38の
厚さは残されているポリIの上に約2,000Å厚に行われ
る。
位置39においてポリI電極32とISO EPI層11とが直接接
触しているのに注意しよう。次に続く処理工程において
ポリーS/Dコタクトを形成する。この構造配列はしばし
ばバリード(buried)コンタクトと呼ばれる。
第11図及び第12図は特にSNOS形不揮発性(NV)メモリー
装置の製造のための処理工程を描く。第11図はマスク#
7を用いてホトリソグラフィによって画定され、次に続
くボロン43のメモリー注入のためにSNOSメモリーFETを
位置42に位置決めするPR層41を表わす。ボロンはSNOSメ
モリーFETのしきい値電圧を設定する。その後、PR41は
メモリーFETの位置42における酸化物層をエッチングす
るためのマスクとなる。酸化物のエッチングは第12図に
表わすようにISO EPI層11の単結晶シリコン面を露出す
る。
酸化物エッチング工程後に、PRの除去と、メモリー誘電
体層の形成と、ポリII層のディポジションと、複合SNOS
形NVメモリー装置のホトリソグラフによる画成とが続い
て行われる。第13図におけるメモリー誘電体層の形成は
全体として3つの処理工程から成り、それは約20Å厚の
薄いメモリー酸化物の成長に続き、単一継続的反応炉処
理による約20Å厚のオキシナイトライドの成長及び約34
0Å厚の窒化物の成長を伴うものである。その効果は第1
3図に全体的に描かれているようなメモリー酸化物43及
びオキシナイトライド/窒化物複合層44となる。3,000
Å厚のポリII層の蒸着がそれに続き、その層はホトリソ
グラフ・マスク#8で画成されたPRパターン47によって
カバーされる。
PRパターン47を使用して、第13図の構造は第14図に表わ
す横断面構造に至るエッチング処理を受ける。この工程
の目的はその後に拡散ドーピング処理を行なうためにIS
O EPI層11のS/D領域および電極を露出することである。
層の特定の順序及び材料の種類により適切なエッチング
剤の進行の停止が確定されるということに注意するべき
である。ポリII、窒素物及び酸化物のエッチングの完了
におけるウエハの構造は第14図に表わすようになる。
第14図から明白となるように、金属−EPIコンタクトの
位置におけるポリI層の部分37は、又選択的エッチング
・シーケンスの終了後も前のままに維持されて、そし後
に続く酸化物エッチング剤に対する位置14のゲート酸化
物層21のマスクとなる。優先的エッチング率がエッチン
グ剤として作用する材料の進行の停止と一致することを
保証するためにエッチング剤の選択に注意を払わなけれ
ばならない。この実施例のために選ばれたそれに適した
ものはSF6に続きC2CLF5(フレオン115)を使用してポリ
II層46とオキシナイトライド/窒化物層44の両方をエッ
チングするプラナ・プラズマである。残った酸化物はそ
の後7:1の緩衝HFで除去される。
第15図の構造は、第14図の構造に更に2つの製造工程、
すなわちn形ドーパントであるPOCl3のディポジション
及び第2の絶縁酸化の各工程による処理を加えて形成さ
れる。第15図において、POCl2はポリI相互接続電極32
とポリIマスク37とポリIIゲート電極48とポリIゲート
電極33,34及び36とをドープする。同時に、ディポジシ
ョンによってp-ISO EPI層11にn+層形S/D拡散層49を形成
する。次に、ポリI電極32を通す燐の拡散によって、位
置51におけるバリード・ポリIコンタクトの形成が完了
する。第15図に数字35で表わされている第2の絶縁酸化
物層はISO EPI層11の上に約350Å厚に熱的に成長され
る。
位置17における複合SNOS形NVメモリー装置の特徴はこの
コンタクト製造方法に対して二次的なものであるから、
その詳細な説明は国際特許出願第WO82/02275号の記載を
見るとよい。
この時点において、この金属−EPIコンタクトの製造方
法は燐ドーパントがコンタクト14においてISO EPI層11
に拡散されないということを保証するということに注意
しよう。これはポリI層37がゲート酸化物層21と組合わ
されたときに形成される停止効果のために起きるもので
ある。そのような構成において、ゲート酸化物層はISO
EPI層11の表面に対する燐拡散の非常に有効なバリヤ又
は障壁となる。
次に、第16図に注意を向けると、そこに表わすように、
第15図の最後に描かれている構造の上は約10,000Å厚の
低温蒸着末ドープ酸化物52によってカバーされている。
酸化物52はその後全体的に既知の方法による付着強化処
理を受けて、更にホトリソグラフによりパターン化され
たPR層53によってカバーされる。位置14における金属対
EPIコンタクトは初めから自己整合されたままに維持さ
れるということに注意しよう。これはPR層53パターン化
するに使用されるマスク#9の整列に大きな誤差を許容
することになる。
第17図はPR層53のパターンを使用した酸化物エッチング
工程の結果後のウエハの横断面を例示したものである。
そこに例示するように、位置54におけるS/D拡散は酸化
物のエッチング動作によって露出されるが、金属−EPI
コンタクト(位置14における)はポリI層37のマスク効
果によって酸化物エッチング剤から保護されてそのまま
に残る。PRマスク53は処理の後まで位置14のエッチング
を延ばすようにパターン化されていても、54におけるコ
ンタクト開口をエッチングするときに相当厚い酸化物層
52が従来方式によって位置14から除去されるだけであ
る。酸化物のエッチングは燐のPOCL3ディポジションが
その後に続き、露出されたS/Dコンタクト領域をエンハ
ンス(enhance)する。燐不純物はISO EPI層11と位置54
における金属−S/D開口を越えて横方向へとそれら両方
に拡散する。横方向の拡散はマスク整列の許容誤差を有
効にゆるくする。拡散の深さは第17図の数字50から明ら
かなように増大している。そし後、ウエハ適切なブラケ
ット・エッチングを伴う簡単なデクレーズ動作を受けさ
せ、位置54のようなS/Dコンタクト領域を清浄にする。
第18図に表わす横断面構造を引出すために、第17図の構
造にまず適切な酸化を受けさせて、位置54における露出
S/D領域から約250Å厚の酸化物56を成長させる。この酸
化物はPR材料に共通なナトリウムの影響によるS/Dの汚
染を防止する。この汚染材料はしきい値安定性に対する
問題を生ずるものである。ポリI層37から成長した酸化
物58は重要なものではない。酸化工程の終了と共に、PR
層57がディポジットされ、マスク#10によってホトリン
グラフ処理が行われ、位置14における金属−EPIコンタ
クト周辺の領域を露出する。PR層57の開口は位置14にお
ける前のPR開口より明らかに大きく、コンタクト領域自
体よりも比較的大きいということに注目しよう。これは
この製造方法における自己整合の特徴を再び例示するも
のであり、その特徴はマスク整合及び製造方法のための
許容誤差の大きさを増大することによって能動成分の密
度を大きくしうることである。
PR層57によって規定されたマスクを使用して第18図のウ
エハはエッチング・シーケンスを受ける。そのシーケン
スは7:1緩衝HFを使用して酸化物58の湿式エッチングか
ら始まり、ポリI層37の従来の湿式又はプラズマ・エッ
チングがそれに続き、7:1緩衝HFを使用したゲート酸化
物層21の湿式エッチングで終了する。第19図はエッチン
グ・シーケンスが終了したときの横断面を表わす。上記
のエッチング・シーケンスにおいてもそうであるよう
に、優先的(preferential)エッチング材及び規定され
た材料の特定の連続的使用はISO EPI層11の表面59で終
了する自己限定的なエッチング剤の進行の停止として作
用する。厚い酸化物層52のエッチングは前述したように
このシーケンスまで遅らせて行うこともできるが、フィ
ールド酸化物の破損の危険性が大きく増加するだけで特
に利益はない。
金属相互接続層とp−ドープドISO EPI面との間のコン
タクトを改良するために追加のポロンの注入61が行われ
る。この注入により、接合面59における金属接合層とEP
I層とのオーミック・コンタクトをより確実なものとす
ることができる。その好ましい注入剤は約50KeVのエネ
ルギと1平方糎当り約1×1015原子のボロン線量(dos
e)を有するものである。その注入工程は、もし金属の
相互接続が適当な障壁材料、すなわちISO EPI層11の表
面59に接続されたときにダイオード・ジャンクションを
形成しないような材料で形成される場合には省略するこ
とができる。この実施例に利用された金属材料はそのよ
うな材料ではなかった。
金属−EPIコンタクトの構成はPR層57が取除かれた後に
ウエハに行われる水素アニール処理によって更に強化さ
れる。約900℃で30分間行われるアニール工程は表面59
の注入破損を除去し、ボロン不純物を活性化する。完成
したウエハとの関係において水素アニール・サイクルは
ポリI層抵抗及びSNOS形NVメモリー装置の装置特性をも
改善する。
次に、金属及びPRのディポジション後のウエハを表わす
第20図に注意を向けよう。第20図の処理段階に到達する
ために、アイールされたウエハはまず20:1緩衝HFを用い
て金属コンタクト前ブランケット(blanket)エッチン
グを受ける。そのエッチングは位置54における金属対S/
Dコンタクトの位置にある薄い酸化物層56(第18図)と
残留汚染物質とを除去する。第20図に表わすように、エ
ッチングされた構造は約1.2%シリコンのアルミニウム
から成る金属合金層62によってカバーされる。層62の厚
さは約10,000Åである。金属層62はPR層63によってカバ
ーされ、その後マスク#11を使用してホトリソグラフに
よりパターン化されて、金属相互接続パターンが画成さ
れる。
第21図は金属エッチング、金属の合金、シロックス(si
lox)64の蒸着及びチップ・パッドの画定のためのシロ
ックス・エッチングなどの従来方法による工程の後の完
成した装置の横断面を例示する。ISO EPI層11と位置14
における金属層62との間に形成されたコンタクトは直接
明白に表わされている。第21図の完成した構造は、位置
14におけるSNOS装置17から金属−EPIコンタクトを分離
するような、フィールド酸化物18のセグメントによる有
効な絶縁をも示している。該コンタクトの自己整合特性
が良いということも又、酸化物52の開口がISO EPI層11
の表面59における実際のコンタクトより明らかに拾いと
いう第21図の構造から証明される。その上、この製造方
法の多能性(Versatility)は、このコンタクトを形成
する方法が多重ポリ電極層及び金属相互接続層を使用し
たSNOS装置17とエピタキシャリィに絶縁されたFET16と
を同時に製造するための相当複雑な処理工程に組入れら
れているこの実施例全体によって明白に示されている。
以上説明した金属対EPIコンタクトの製造方法は相当広
い範囲の潜在的適用性があるということは疑いなく認め
られる。故に、この好ましい実施例に例示した基本的教
示から離れることなく相当多種類の製造方法を導くこと
が可能である。例えば、この製造方法又はプロセスの特
徴は基板自体に対する金属コンタクトの製造に、基板に
形成された重くドープされた拡散井戸に又は軽くドープ
された井戸に等しい価値で適用することができる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 9170−4M H01L 27/08 102 D (72)発明者 ツ−リ−・レイモンド・アリグザンダ− アメリカ合衆国45342オハイオ・マイアミ ズバ−グ・マントン・ドライブ2258 (72)発明者 トウピツチ・ジエイムズ・アンソニ− アメリカ合衆国45459オハイオ・センタヴ イル・ロングクリ−ク・ドライブ8200 (56)参考文献 特開 昭55−138874(JP,A) 特開 昭54−160183(JP,A) 特開 昭55−1197(JP,A) 特公 昭50−26909(JP,B1)

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体ウエハ上に形成されたエピタキシャ
    ル層(2)における能動領域に不揮発性メモリーの絶縁
    ゲート電界効果デバイス(16、17)を形成し前記能動領
    域の輪郭を画するフィールド酸化物領域(18)を形成す
    る集積回路の製造工程において、 前記ウエハに対して電位を供給するコンタクト領域(1
    4)の輪郭を前記能動領域の輪郭と共に画定する工程
    と、 前記コンタクト領域(14)と前記能動領域を保護しつ
    つ、前記フィールド酸化物領域(18)を形成する工程
    と、 前記ウエハ上に前記コンタクト領域(14)を覆う第1ゲ
    ート誘電体層(21)を形成する工程と、 前記ウエハ上に前記コンタクト領域(14)を覆う第1電
    極材料層(29)を形成する工程と、 前記コンタクト領域(14)をマスクした後に、前記第1
    電極材料層(29)をエッチングして第1電極層(32、3
    3、34、36)の輪郭(31)を画する工程と、 前記ウエハ上に前記コンタクト領域(14)を覆う第2誘
    電体層(36)を形成する工程と、 前記ウエハ上に前記第2誘電体層(38)を覆う第2電極
    材料層(46)を形成する工程と、 前記第2電極材料層(46)をエッチングして第2電極層
    (48)を形成する工程と 前記コンタクト領域(14)上の前記第2誘電体層(3
    8)、前記第1電極材料層(29)及び前記第1ゲート誘
    電体層(21)をエッチングして前記エピタキシャル層
    (2)を露出させる工程と、 前記コンタクト領域(14)に対し、オーミック・コンタ
    クトを確保するに必要な濃度であってエピタキシャル層
    (2)と同一型の不純物イオンを注入した後、水素環境
    下において前記ウエハをアニールする工程と、 前記ウエハ上に前記コンタクト領域(14)を覆う金属材
    料層(62)を形成する工程とからなり、 以て、前記金属材料層(62)は、前記コンタクト領域
    (14)において、外部電源と前記エピタキシャル層
    (2)とを電気的に相互接続することを特徴とする不揮
    発性メモリのための集積回路におけるコンタクト製造方
    法。
JP58502926A 1982-08-18 1983-08-16 集積回路のコンタクト製造方法 Expired - Lifetime JPH0673370B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US409193NLESE 1982-08-18
US409193 1982-08-18
US06/409,193 US4464824A (en) 1982-08-18 1982-08-18 Epitaxial contact fabrication process
PCT/US1983/001288 WO1984000850A1 (en) 1982-08-18 1983-08-16 Integrated circuit contact fabrication process

Publications (2)

Publication Number Publication Date
JPS59501433A JPS59501433A (ja) 1984-08-09
JPH0673370B2 true JPH0673370B2 (ja) 1994-09-14

Family

ID=23619432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58502926A Expired - Lifetime JPH0673370B2 (ja) 1982-08-18 1983-08-16 集積回路のコンタクト製造方法

Country Status (5)

Country Link
US (1) US4464824A (ja)
EP (1) EP0118511B1 (ja)
JP (1) JPH0673370B2 (ja)
DE (2) DE3375538D1 (ja)
WO (1) WO1984000850A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546375A (en) * 1982-06-24 1985-10-08 Rca Corporation Vertical IGFET with internal gate and method for making same
US4636834A (en) * 1983-12-12 1987-01-13 International Business Machines Corporation Submicron FET structure and method of making
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4551906A (en) * 1983-12-12 1985-11-12 International Business Machines Corporation Method for making self-aligned lateral bipolar transistors
US4561170A (en) * 1984-07-02 1985-12-31 Texas Instruments Incorporated Method of making field-plate isolated CMOS devices
US4957878A (en) * 1988-05-02 1990-09-18 Micron Technology, Inc. Reduced mask manufacture of semiconductor memory devices
IT1225623B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Formazione di contatti autoallineati senza l'impiego di una relativa maschera
IT1225624B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet
JPH06216377A (ja) * 1993-01-18 1994-08-05 Shin Etsu Handotai Co Ltd Mos型半導体装置の製造方法
JPH08167705A (ja) * 1994-12-15 1996-06-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR100510997B1 (ko) 2000-06-29 2005-08-31 주식회사 하이닉스반도체 복합 반도체소자의 접합전극 형성방법
US9525081B1 (en) * 2015-12-28 2016-12-20 Inventec Solar Energy Corporation Method of forming a bifacial solar cell structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5026909A (ja) * 1973-07-13 1975-03-20
JPS54160183A (en) * 1978-06-06 1979-12-18 Rockwell International Corp Method of fabricating large scale integrated circuit
JPS551197A (en) * 1978-06-06 1980-01-07 Rockwell International Corp Method of forming ultra lsi
JPS55138874A (en) * 1979-04-18 1980-10-30 Fujitsu Ltd Semiconductor device and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4294002A (en) * 1979-05-21 1981-10-13 International Business Machines Corp. Making a short-channel FET
US4272881A (en) * 1979-07-20 1981-06-16 Rca Corporation Method for making a closed gate MOS transistor with self-aligned contacts with dual passivation layer
US4341009A (en) * 1980-12-05 1982-07-27 International Business Machines Corporation Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5026909A (ja) * 1973-07-13 1975-03-20
JPS54160183A (en) * 1978-06-06 1979-12-18 Rockwell International Corp Method of fabricating large scale integrated circuit
JPS551197A (en) * 1978-06-06 1980-01-07 Rockwell International Corp Method of forming ultra lsi
JPS55138874A (en) * 1979-04-18 1980-10-30 Fujitsu Ltd Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
DE3375538D1 (en) 1988-03-03
EP0118511A1 (en) 1984-09-19
JPS59501433A (ja) 1984-08-09
DE118511T1 (de) 1985-01-03
US4464824A (en) 1984-08-14
EP0118511B1 (en) 1988-01-27
WO1984000850A1 (en) 1984-03-01

Similar Documents

Publication Publication Date Title
US4536945A (en) Process for producing CMOS structures with Schottky bipolar transistors
KR930010121B1 (ko) 단일의 집적회로칩에 고압 및 저압 cmos 트랜지스터를 형성하는 공정
US4422885A (en) Polysilicon-doped-first CMOS process
JP3371189B2 (ja) Mosトランジスタの製造方法およびcmosトランジスタの製造方法
US4413401A (en) Method for making a semiconductor capacitor
JPH0715974B2 (ja) 半導体装置の製造方法
JPH01101662A (ja) Cmos集積回路デバイスの製造方法
JPH0361337B2 (ja)
US4871684A (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
JPS6130435B2 (ja)
JPH0673370B2 (ja) 集積回路のコンタクト製造方法
JP3098848B2 (ja) 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス
US4473941A (en) Method of fabricating zener diodes
JPH0630359B2 (ja) バイポーラトランジスタの製造方法
US4560421A (en) Semiconductor device and method of manufacturing the same
GB2045525A (en) Field effect transistor construction
EP0337823A2 (en) MOS field effect transistor having high breakdown voltage
US5691226A (en) Method of manufacturing BICMOS integrated circuits
JPS6097659A (ja) 半導体集積回路
JPH08250484A (ja) 安定な砒素ドープ半導体素子の製造方法
JPH058572B2 (ja)
US4653173A (en) Method of manufacturing an insulated gate field effect device
RU2244985C1 (ru) Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем
US5691224A (en) Method of making BiCMOS circuit
KR101415599B1 (ko) Pn 접합 다이오드 제조방법