JPH0673375B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0673375B2
JPH0673375B2 JP59051205A JP5120584A JPH0673375B2 JP H0673375 B2 JPH0673375 B2 JP H0673375B2 JP 59051205 A JP59051205 A JP 59051205A JP 5120584 A JP5120584 A JP 5120584A JP H0673375 B2 JPH0673375 B2 JP H0673375B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
polycrystalline silicon
silicon nitride
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59051205A
Other languages
English (en)
Other versions
JPS60195975A (ja
Inventor
隆司 伊藤
博 堀江
寿博 杉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59051205A priority Critical patent/JPH0673375B2/ja
Priority to CA000476377A priority patent/CA1228680A/en
Priority to KR1019850001642A priority patent/KR900007905B1/ko
Priority to DE8585301892T priority patent/DE3578273D1/de
Priority to EP85301892A priority patent/EP0168125B1/en
Publication of JPS60195975A publication Critical patent/JPS60195975A/ja
Priority to US07/168,589 priority patent/US4935804A/en
Publication of JPH0673375B2 publication Critical patent/JPH0673375B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 発明の技術分野 本発明は、多結晶シリコン膜と高融点金属或いはそのシ
リサイドからなる膜との２層構造を採っている電極・配
線を有する半導体装置を製造する方法の改良に関する。
従来技術と問題点 一般に、半導体装置、特に集積回路を製造する場合、電
極・配線の材料として多結晶シリコンが多用されてき
た。
然しながら、電極・配線のパターンが微細化されてくる
と、多結晶シリコンに於ける抵抗値が高いことから、信
号伝播の遅延を招来し、問題になっている。
このような欠点を解消する為、電極・配線にモリブデン
（Mo）やタングステン（Ｗ）などの高融点金属或いはそ
のシリサイドを用いることが試みられているが、このよ
うな材料は集積回路のような半導体装置の製造工程に対
する適合性は良いとは言えない。
例えば、モリブデンやタングステンが薄い二酸化シリコ
ン（SiO2）膜上に被着されて高温度の熱処理を加えられ
ると高融点金属と二酸化シリコンとが局所的に反応し、
二酸化シリコン膜の絶縁耐圧が著しく劣化する。
また、高濃度にドープされた半導体とモリブデンやタン
グステンが接触している場合、その界面に於ける接触抵
抗が著しく高くなる。
発明の目的 本発明は、多結晶シリコン膜と高融点金属或いはそのシ
リサイドからなる膜との２層構造を有する電極・配線を
備えることに依って信号伝播の遅延を解消し、しかも、
前記多結晶シリコン膜と前記高融点金属或いはそのシリ
サイドからなる膜との界面に於ける接触抵抗が高くなる
ことを抑止できるようにする。
発明の構成 本発明に依る半導体装置の製造方法は、基板上に多結晶
シリコン膜を形成する工程と、次いで、前記多結晶シリ
コン膜表面に窒化シリコン膜を形成する工程と、次い
で、前記窒化シリコン膜表面に高融点金属或いはそのシ
リサイドからなる膜を形成する工程と、次いで、前記高
融点金属或いはそのシリサイドからなる膜を加熱して緻
密化する工程とを含んでなり、前記窒化シリコン膜の厚
さはトンネル電流を流すことが可能で且つ前記加熱に依
って前記多結晶シリコン膜と前記高融点金属或いはその
シリサイドからなる膜とが反応することを阻止し得る程
度とすることを特徴としている。
この構成を採ることに依り、電極・配線の一部に高融点
金属或いはそのシリサイドを用いていても、その高融点
金属或いはそのシリサイドが薄い二酸化シリコン膜に直
接的に接触してその二酸化シリコン膜の絶縁耐圧を劣化
させたり、或いは、高濃度にドープされた半導体に接触
して界面に於ける接触抵抗を高めたりすることはなくな
る。
発明の実施例 第１図乃至第４図は本発明一実施例について解説する為
の工程要所に於ける半導体装置の要部切断側面図であ
り、以下、これ等の図を参照しつつ説明する。尚、ここ
に説明される製造工程はMIS（metal insulator semic
onductor）電界効果型半導体装置に関している。
第１図参照 （ａ）ｐ型シリコン半導体基板１に選択的熱酸化法を適
用することに依り、二酸化シリコンからなるフィールド
絶縁膜２を形成する。
（ｂ）熱酸化法を適用することに依り、活性領域表面に
ゲート絶縁膜３を形成する。
第２図参照 （ｃ）化学気相堆積（chemical vapour deposition:C
VD）法を適用することに依り、厚さ約0.1〔μｍ〕であ
る多結晶シリコン膜４を形成する。
（ｄ）気相拡散法或いはイオン注入法等を適用すること
に依り、多結晶シリコン膜４に、例えば燐（Ｐ）を高濃
度に、例えば1020〜〔cm-3〕程度にドープする。
（ｅ）純化したアンモニア（NH3〕ガス雰囲気中で温度7
00〔℃〕、時間５〔分〕間の熱処理を行い、多結晶シリ
コン膜４の表面に例えば厚さが約20〔Å〕程度である窒
化シリコン膜５を形成する。
この窒化シリコン膜５を形成するには、前記工程に依ら
ず、例えばモノシラン（SiH4）ガスとアンモニア（N
H3）ガスとを反応させるCVD法に適用しても良いし、或
いは、多結晶シリコン膜４の表面をアンモニア・プラズ
マ或いは光照射に依るエネルギで窒化するようにしても
良い。
また、窒化シリコン膜５の膜厚は、前記20〔Å〕程度に
限定されず、10〜50〔Å〕程度の範囲を採用することが
でき、要は電圧を印加することで、充分なトンネル電流
が流れる程度に薄ければ良い。ここで、トンネル電流が
流れる程度とは、半導体装置の動作中に窒化シリコン膜
５に印加される電圧で電流が流れる程度を意味する。
（ｆ）スパッタリング法或いはCVD法を適用することに
依り、厚さ約0.3〔μｍ〕程度のモリブデン膜６を形成
してから、例えば約1000〔℃〕程度の温度で熱処理を行
い、モリブデン膜６を緻密化することに依って抵抗値の
低下を図る。
前記熱処理に於いて、窒化シリコン膜５はバリヤとして
作用するので、多結晶シリコン膜４とモリブデン膜６と
が反応することはなく、その結果、モリブデン膜６の低
抵抗値が確保される。
因に、窒化シリコン膜５がない場合、多結晶シリコン膜
４とモリブデン膜６とが反応してシリサイド化すると抵
抗値は１桁程度増加することになる。
また、多結晶シリコン膜４にドープした不純物がモリブ
デン膜６に吸い出されることはないから、MIS電界効果
型半導体装置を構成した場合ののゲートに於ける閾値電
圧は通常のシリコン・ゲート電極を用いたものと同じ値
を維持することができる。
更に、モリブデン膜６の材料自体或いはモリブデン膜６
中の不純物が多結晶シリコン膜４の中に、延いてはゲー
ト絶縁膜３中に侵入することはないから、ゲート絶縁膜
３に於ける絶縁耐圧は理想的な状態を保持することがで
きる。
第３図参照 （ｇ）通常のリソグラフィ技術を適用することに依り、
モリブデン膜６、窒化シリコン膜５、多結晶シリコン膜
４のパターニングを行い、２層構造のゲート電極及び要
すればその他の配線を形成する。尚、この場合、窒化シ
リコン膜５は層として数えていない。
第４図参照 （ｈ）イオン注入法を適用して砒素（As）を打ち込み、
且つ、熱処理することに依り、n+型ソース領域７及びn+
型ドレイン領域８を形成する。
（ｉ）CVD法を適用することに依り、燐珪酸ガラス（pho
sphosilicate glass:PSG）膜９を形成する。
（ｊ）通常のリソグラフィ技術を適用することに依り、
PSG膜９のパターニングを行い、電極コンタクト窓を形
成する。
（ｋ）例えば、スパッタリング法を適用することに依
り、アルミニウム（Al）膜を形成し、これを通常のリソ
グラフィ技術にてパターニングしてソース電極10及びド
レイン電極11を形成し、この後、通常の技術を適用して
MIS電界効果型半導体装置を完成する。
第５図は前記のようにして作製したMIS電界効果型半導
体装置に於けるゲート電極と半導体基板１との間に於け
る絶縁耐圧を表すヒストグラムである。
図では、横軸に絶縁耐圧を、縦軸に試料の個数をそれぞ
れ採ってあり、記号12で指示してある領域が本発明を実
施したMIS電界効果型半導体装置に関するもので、この
場合のゲート絶縁膜３の厚さは200〔Å〕、そして、絶
縁耐圧は16〜20〔Ｖ〕であって、実用上、充分な値が得
られていることが理解されよう。尚、この場合に於ける
２層構造ゲート電極のシート抵抗は約0.5〔Ω／□〕で
あった。
また、同図に於いて、記号13で指示してある領域は、多
結晶シリコン膜４とモリブデン膜６との間に窒化シリコ
ン膜５が存在しないMIS電界効果型半導体装置に関する
もので、この場合は、絶縁耐圧の著しい劣化が見られ、
そして、ゲート電極のシート抵抗も約５〔Ω／□〕であ
って、かなり大きくなっていた。
ところで、前記工程で作製された実施例では、多結晶シ
リコンに燐をドープしたが、硼素（Ｂ）やAs等の不純物
も同様に用いることができ、これ等はモリブデン膜等の
高融点金属膜等の上からイオン注入法にて導入するよう
にしても良い。
また、高融点金属としてモリブデンを用いたが、この高
融点金属としては、モリブデン・シリサイド或いは他の
物質、例えばＷ、クロム（Cr）、チタン（Ti）、ジルコ
ニウム（Zr）、ハフニウム（Hf）、白金（Pt）、パラジ
ウム（Pd）、ニッケル（Ni）、コバルト（Co）、イリジ
ウム（Ir）、タンタル（Ta）或いはこれ等のシリサイド
等の中から選択することができる。
更にまた、本発明に於いて、多結晶シリコン膜と高融点
金属或いはそのシリサイドからなる膜との間に窒化シリ
コン膜を介在させてあることに依る半導体装置の電気的
特性低下は実用上問題にならない程軽微である。その理
由は、窒化シリコン膜の厚さがMIS構造に於けるゲート
絶縁膜のそれに比較して充分に薄く、大きなトンネル電
流が流れ、そして、配線全域に亙って形成されているも
のであるから、窒化シリコン膜を誘導体と考えた容量は
非常に大きな値となり、信号の伝播には何等の実質的影
響も及ぼさないからである。
ここで、本発明に於いて、反応防止用バリヤ層として二
酸化シリコン膜でなく窒化シリコン膜を用いている理由
を詳細に説明する。
二酸化シリコン膜がモリブデンやタングステンなどの高
融点金属と反応して不都合であることは前記した通りで
あるが、これを具体的に説明すると、 Si−Ｎ結合の結合エネルギは、Si−Ｏの結合エネルギ
に比較して大きく、従って、Si−Ｎ結合はSi−Ｏ結合よ
りも切断され難いので、珪素と反応して珪化物をつくる
ような金属に対して本質的に反応し難いこと、 現在、多用されている成膜技術に依った場合、窒化シ
リコン膜は二酸化シリコン膜に比較して膜質が緻密に形
成され、薄くしてもピンホールが著しくすくないものが
得られること、 が知られ、従って、同程度の厚さで比較すると、窒化シ
リコン膜の方が耐圧が高く、且つ、金属や不純物原子に
対する拡散防止効果が高く、反応防止用バリヤ層として
の作用は優れている。このようなことは、層厚が薄くな
る程、顕著な現象として現れてくる。
現時点に於いて、トンネル電流が流れる程度に薄く、且
つ、ピンホールがない二酸化シリコン膜を得ることは殆
ど不可能に近い。
発明の効果 本発明に依る半導体装置の製造方法は、基板上に多結晶
シリコン膜を形成する工程と、次いで、前記多結晶シリ
コン膜表面に窒化シリコン膜を形成する工程と、次い
で、前記窒化シリコン膜表面に高融点金属或いはそのシ
リサイドからなる膜を形成する工程と、次いで、前記高
融点金属或いはそのシリサイドからなる膜を加熱して緻
密化する工程とを含んでなり、前記窒化シリコン膜の厚
さはトンネル電流を流すことが可能で且つ前記加熱に依
って前記多結晶シリコン膜と前記高融点金属或いはその
シリサイドからなる膜とが反応することを阻止し得る程
度とすることを特徴とする構成を採っている。
この構成を採ることに依って、安定ではあるが高抵抗で
あるため信号伝播に遅延を生ずる欠点があった多結晶シ
リコンからなる電極・配線に高融点金属或いはそのシリ
サイドからなる電極・配線を組み合わせて電極・配線全
体を実質的に低抵抗化することができ、しかも、そのよ
うに電極・配線の一部に前記高融点金属或いはそのシリ
サイドを用いても、前記窒化シリコン膜の作用に依り、
前記高融点金属等が薄い二酸化シリコン膜に直接的に接
触して絶縁耐圧を低下させたり、或いは、高濃度にドー
プされた半導体に接触して界面に於ける接触抵抗を大に
したりする事故は皆無となるので特性良好な半導体装置
を得ることができる。
【図面の簡単な説明】
第１図乃至第４図は本発明の一実施例について説明する
為の工程要所に於ける半導体装置の要部切断側面図、第
５図は第１図乃至第４図について説明した工程を経て作
製された半導体装置の特性を本発明に依らない半導体装
置の特性と比較して示したヒストグラムをそれぞれ表し
ている。 図に於いて、１はｐ型シリコン半導体基板、２はフィー
ルド絶縁膜、３はゲート絶縁膜、４は多結晶シリコン
膜、５は窒化シリコン膜、６はモリブデン膜、７はn+型
ソース領域、８はn+ドレイン領域、９はPSG膜、10はソ
ース電極、11はドレイン電極をそれぞれ示している。
フロントページの続き (72)発明者 杉井 寿博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−4973（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板上に多結晶シリコン膜を形成する工程
    と、 次いで、前記多結晶シリコン膜表面に窒化シリコン膜を
    形成する工程と、 次いで、前記窒化シリコン膜表面に高融点金属或いはそ
    のシリサイドからなる膜を形成する工程と、 次いで、前記高融点金属或いはそのシリサイドからなる
    膜を加熱して緻密化する工程と を含んでなり、 前記窒化シリコン膜の厚さはトンネル電流を流すことが
    可能で且つ前記加熱に依って前記多結晶シリコン膜と前
    記高融点金属或いはそのシリサイドからなる膜とが反応
    することを阻止し得る程度とすること を特徴とする半導体装置の製造方法。
JP59051205A 1984-03-19 1984-03-19 半導体装置の製造方法 Expired - Lifetime JPH0673375B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59051205A JPH0673375B2 (ja) 1984-03-19 1984-03-19 半導体装置の製造方法
CA000476377A CA1228680A (en) 1984-03-19 1985-03-13 Semiconductor device wiring including tunnelling layer
KR1019850001642A KR900007905B1 (ko) 1984-03-19 1985-03-14 반도체장치
DE8585301892T DE3578273D1 (de) 1984-03-19 1985-03-19 Verdrahtungslagen in halbleiterbauelementen.
EP85301892A EP0168125B1 (en) 1984-03-19 1985-03-19 Wiring layers in semiconductor devices
US07/168,589 US4935804A (en) 1984-03-19 1988-03-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59051205A JPH0673375B2 (ja) 1984-03-19 1984-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60195975A JPS60195975A (ja) 1985-10-04
JPH0673375B2 true JPH0673375B2 (ja) 1994-09-14

Family

ID=12880393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59051205A Expired - Lifetime JPH0673375B2 (ja) 1984-03-19 1984-03-19 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US4935804A (ja)
EP (1) EP0168125B1 (ja)
JP (1) JPH0673375B2 (ja)
KR (1) KR900007905B1 (ja)
CA (1) CA1228680A (ja)
DE (1) DE3578273D1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62124772A (ja) * 1985-11-26 1987-06-06 Hitachi Ltd 半導体装置
US4974056A (en) * 1987-05-22 1990-11-27 International Business Machines Corporation Stacked metal silicide gate structure with barrier
JP2707582B2 (ja) * 1988-03-31 1998-01-28 ソニー株式会社 半導体装置
JP2753849B2 (ja) * 1989-03-20 1998-05-20 猛英 白土 半導体装置
US5138425A (en) * 1989-05-23 1992-08-11 Seiko Epson Corp. Semiconductor integrated circuit device with nitride barrier layer ion implanted with resistivity decreasing elements
EP0434383B1 (en) * 1989-12-20 1994-03-16 Nec Corporation Semiconductor device gate structure with oxide layer therein
US5180688A (en) * 1990-07-31 1993-01-19 Sgs-Thomson Microelectronics, Inc. Method of forming tunneling diffusion barrier for local interconnect and polysilicon high impedance device
US5065225A (en) * 1990-07-31 1991-11-12 Sgs-Thomson Microelectronics, Inc. Tunneling diffusion barrier for local interconnect and polysilicon high impedance device
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
JP2773487B2 (ja) * 1991-10-15 1998-07-09 日本電気株式会社 トンネルトランジスタ
JP2887985B2 (ja) * 1991-10-18 1999-05-10 日本電気株式会社 半導体装置及びその製造方法
US5365100A (en) * 1993-08-30 1994-11-15 Hall John H Low voltage compound modulated integrated transistor structure
KR0179677B1 (ko) * 1993-12-28 1999-04-15 사토 후미오 반도체장치 및 그 제조방법
JP3045946B2 (ja) * 1994-05-09 2000-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスの製造方法
DE59509309D1 (de) 1994-11-24 2001-07-05 Infineon Technologies Ag Lateraler bipolartransistor
US5665978A (en) * 1995-05-25 1997-09-09 Matsushita Electric Industrial Co., Ltd. Nonlinear element and bistable memory device
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US6080645A (en) * 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
US6015997A (en) * 1997-02-19 2000-01-18 Micron Technology, Inc. Semiconductor structure having a doped conductive layer
US6262458B1 (en) 1997-02-19 2001-07-17 Micron Technology, Inc. Low resistivity titanium silicide structures
US5998253A (en) * 1997-09-29 1999-12-07 Siemens Aktiengesellschaft Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell
JPH11135646A (ja) * 1997-10-31 1999-05-21 Nec Corp 相補型ｍｏｓ半導体装置及びその製造方法
SE9704150D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
US6127698A (en) * 1998-03-23 2000-10-03 Texas Instruments - Acer Incorporated High density/speed nonvolatile memories with a textured tunnel oxide and a high capacitive-coupling ratio
TW439102B (en) * 1998-12-02 2001-06-07 Nippon Electric Co Field effect transistor and method of manufacturing the same
US6194736B1 (en) 1998-12-17 2001-02-27 International Business Machines Corporation Quantum conductive recrystallization barrier layers
US6198113B1 (en) 1999-04-22 2001-03-06 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
US6310359B1 (en) 2000-04-26 2001-10-30 International Business Machines Corporation Structures containing quantum conductive barrier layers
JP2001332630A (ja) * 2000-05-19 2001-11-30 Sharp Corp 半導体装置の製造方法
KR20020002899A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 게이트전극 형성방법
KR20020002699A (ko) * 2000-06-30 2002-01-10 박종섭 트랜지스터의 제조 방법
US6444516B1 (en) * 2000-07-07 2002-09-03 International Business Machines Corporation Semi-insulating diffusion barrier for low-resistivity gate conductors
US7615402B1 (en) 2000-07-07 2009-11-10 Acorn Technologies, Inc. Electrostatically operated tunneling transistor
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
KR100482738B1 (ko) * 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755026A (en) * 1971-04-01 1973-08-28 Sprague Electric Co Method of making a semiconductor device having tunnel oxide contacts
US4117506A (en) * 1977-07-28 1978-09-26 Rca Corporation Amorphous silicon photovoltaic device having an insulating layer
US4141022A (en) * 1977-09-12 1979-02-20 Signetics Corporation Refractory metal contacts for IGFETS
JPS5457875A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Semiconductor nonvolatile memory device
US4377857A (en) * 1980-11-18 1983-03-22 Fairchild Camera & Instrument Electrically erasable programmable read-only memory
JPS57149751A (en) * 1981-03-11 1982-09-16 Nec Corp Semiconductor device
JPS584973A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置用電極
US4558344A (en) * 1982-01-29 1985-12-10 Seeq Technology, Inc. Electrically-programmable and electrically-erasable MOS memory device

Also Published As

Publication number Publication date
KR850006649A (ko) 1985-10-14
JPS60195975A (ja) 1985-10-04
EP0168125A1 (en) 1986-01-15
CA1228680A (en) 1987-10-27
DE3578273D1 (de) 1990-07-19
EP0168125B1 (en) 1990-06-13
KR900007905B1 (ko) 1990-10-22
US4935804A (en) 1990-06-19

Similar Documents

Publication Publication Date Title
JPH0673375B2 (ja) 半導体装置の製造方法
EP0213197A1 (en) A method in the manufacture of integrated circuits.
JPS6152584B2 (ja)
JPH06177324A (ja) 電圧係数の小さいキャパシタを含むｉｃチップとその製造法
JPS5826184B2 (ja) ゼツエンゲ−トデンカイコウカトランジスタノ セイゾウホウホウ
JPH08306722A (ja) 半導体装置および配線方法
US5612236A (en) Method of forming a silicon semiconductor device using doping during deposition of polysilicon
JPH04103170A (ja) 半導体装置の製造方法
JPS60182133A (ja) 半導体装置の製造方法
JP2746099B2 (ja) 半導体装置の製造方法
JPH0573067B2 (ja)
JPS60193333A (ja) 半導体装置の製造方法
JPS61224435A (ja) 半導体装置
JPH07107926B2 (ja) 半導体容量素子の製造方法
JP3416205B2 (ja) 半導体装置およびその製造方法
JP2803676B2 (ja) 半導体装置の製造方法
JPS62114231A (ja) 半導体装置
JPH0466108B2 (ja)
JPH0349230A (ja) 半導体装置とその製造方法
JPS6038026B2 (ja) 半導体装置の製造方法
JP3419564B2 (ja) Ｄｒａｍの製造方法及び半導体装置の製造方法
JPH01266745A (ja) 半導体装置の製造方法
JPH04336466A (ja) 半導体装置の製造方法
JPH02237073A (ja) 半導体装置の製造方法
JPH0669498A (ja) 半導体装置およびその製造方法