JPS6038026B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は多層電極配線を実現した半導体装置の製造方法
の改良に関する。

一般に、この種の半導体装置においては第１層電極配線
と半導体基板の間、及び第１層電極配線と第２層電極配
線の間の耐圧が所期目的にかなった値を保有するように
製造することが信頼性の点から重要である。

ところで、かかる構造の半導体装置、例えば二層ゲ−ト
電極構造を有するＭＯＳダイナミックＲＡＭを製造する
には、従来、次のような方法が採用されている。

まず、第１図ａに示すようにｐ型シリコン基板１上に選
択酸化法により素子分離のためのフィールド酸化膜２を
形成する。

つついて、熱酸化処理を施して第１ゲート絶縁膜となる
厚さ３００△の熱酸化膜３を形成し、さらに第１層ゲー
ト電極となり比抵抗が小さい厚さ４０００Ａのモリブデ
ンシリサィド膜４を堆積した後、ＣＶＤ法により厚さ３
０００Ａの低温酸化膜５を堆積する（第１図ｂ図示）。
ひきつづき、低温酸化膜５を写真蝕刻法によりパターニ
ングし、パターン化された低温酸化膜５′をマスクとし
てモリブデンシリサィド膜を選択エッチングして第１層
ゲート電極６を形成した後、更に熱酸化膜３を選択エッ
チングして第１ゲート絶縁膜７を形成する（第１図ｃ図
示）。次いで熱酸化処理を施して露出するシリコン基板
１上に第２ゲート絶縁膜となる厚さ５００Ａの熱酸化膜
８を形成する。この時、モリブデンシリサィドからなる
第１層ゲート電極６の側面にも酸化膜９が形成される（
第１図ｄ図示）。その後、第２層ゲート電極となるモリ
ブデンシリサィド膜を堆積し、これを写真蝕刻法等によ
りパターニングして第２層ゲート電極１０を形成した後
、該電極１０をマスクとして熱酸化膜８を選択エッチン
グして第２ゲート絶縁膜１１を形成すると共にｎ＋拡散
層形成用の開ロ部を設け、ひきつづき硯素を上記関口部
を介してシリコン基板１にイオン注入してソース、ドレ
ィンのｎ＋拡散層１２，１２を形成して二層ゲ−ト電極
構造を有するＭＯＳダイナミックＲＡＭを製造する（第
１図ｅ図示）。このようなＭＯＳダイナミックＲＡＭを
第２図の如き等価回路で示すと、第１層ゲート電極６は
記憶蓄積用キャパシタ１３を形成し、第２層ゲート電極
１川ま記憶書き込み又は読出し用トランジスタ１４を形
成し、さらにｎ＋拡散層１２，１２はデジットラィン１
５を形成することになる。しかしながら、上述した従来
のモリブデンシリサィドを二層ゲート電極として用いた
ＭＯＳダイナミックＲＡＭの製造方法にあっては次のよ
うな欠点があった。

すなわち、第１層ゲート電極６と第２層ゲート電極１０
との間の絶縁耐圧をおいて、第１層ゲ−ト電極６の上部
は低温酸化膜５′で覆われ、この低温酸化膜の腰厚を上
述の如く３０００Ａ程度に厚くすればそれら電極６，１
０間の絶縁耐圧には問題ない。しかしながら、第１層ゲ
ート電極６側面の酸化膜９は第２ゲート絶縁膜１１とな
る熱酸化膜８の形成のための熱酸化処理と同時に形成す
るので、その膜厚は第２ゲート絶縁膜によって規制され
る。その結果、第１層ゲート電極６側面の酸化膜は独立
に充分厚くすることができず、しかも同電極６を構成す
るモリブデンシリサィドの酸化膜は単結晶シリコンの酸
化膜に比べて絶縁性が劣ることにより、第１層ゲート電
極６側面と第２層ゲート電極１０との間の絶縁耐圧が不
充分となり、ＭＯＳダイナミックＲＡＭの特性に悪影響
を及ぼす欠点がある。これに対し、本発明者は上記欠点
を克服するために鋭意研究した結果、燐等の不純物を添
加した高融点金属桂化物は無添加の高融点金属蛙化物に
比べて酸化レートが格段に遠いことに着目し、半導体基
板上に多層電極配線を実現する際、少なくとも第１層電
極配線を不純物添加高融点金属樟化物で形成し、これを
熱酸化処理することによって、第１層電極配線の側面に
充分厚い酸化膜を形成でき、第１層電極配線の側面と第
２層電極配線との間の絶縁耐圧を著しく向上でき、歩蟹
り及び信頼性を改善した多層電極配線を有する半導体装
置の製造方法を見し、出した。

すなわち、本発明は半導体基板上に多層電極配線を備え
た半導体装置の製造にあたり、少なくとも第１層電極配
線を、不純物を添加した高融点金属桂化物で形成した後
、熱酸化処理を施して該電極配線の少なくとも側面に酸
化膜を形成することを特徴とするものである。

本発明に用いる不純物添加高融点金属桂化物としては、
例えば燐、枇素などの不純物が添加されたモリブデンシ
リサイド、タングステンシリサイド、タンタルシリサイ
ド、ニオブシリサイド、白金シリサイド等を挙げること
ができる。

かかる高融点金属桂化物への不純物添加は無添加の高融
点金属桂化物より酸化レートを速めて酸化物の膜厚を厚
くすることから、その添加量は５×１ぴｏ〜５×１ぴ１
／地の範囲にすることが望ましい。なお、不純物添加高
融点金属桂化物膜を形成するには、例えば高融点金属鮭
化物の堆積と同時に不純物をドーピングして形成する方
法、高融点金属特化物を堆積した後、イオン注入もしく
は拡散により不純物をドーピングして形成する方法、高
藤点金属桂化物膜の上下に不純物ドープ多結晶シリコン
膜を堆積し、これら多結晶シリコン膜から不純物を高融
点金属桂化物膜に拡散して形成する方法等を採用し得る
。本発明における熱酸化処理手段としては、高温度のド
ライ酸素雰囲気中で行なう方法、高温度のウェット酸素
雰囲気中で行なう方法が採用し得る。

特に、高温度のウェット酸素雰囲気中で行なうと、不純
物添加高融点金属桂化物からなる第１層電極配線の酸化
レートが大きくなり、より厚い酸化膜の形成が可能とな
る。次に、本発明を二層ゲート電極構造を有するＭＯＳ
ダイナミックＲＡＭの製造に適用した例について第３図
ａ〜ｅを参照して説明する。

｛ｉ｝ まず、第３図ａに示すようにｐ型（１００面）
のシリコン基板１０１（比抵抗１１〜１３０肌）を、窒
化シリコン膜をマスクとして選択酸化して素子分離のた
めの厚さｌＡｍのフィールド酸化膜１０２を形成した。

｛ｉｉ｝ 次いで、１０００ｑｏのドライ酸素雰囲気中
で熱酸化処理してシリコン基板１０１の素子形成領域に
厚さ３００Ａの熱酸化膜１０３を成長させ、さらに燐が
１×１ぴ１／が添加された厚さ４０００△のモリブデン
シリサィド膜１０４を堆積した後、ＣＶＤ法により厚さ
３０００Ａの低温酸化膜１０５を堆積したく第３図ｂ図
示）。ひきつづき、低温酸化膜１０５を写真倉虫刻法に
よりパターニングーし、パターン化された低温酸化膜１
０５′をマスクとしてリアクテイブイオンェツチング法
により鱗添加モリブデンシリサィド膜を選択エッチング
して第１層ゲート電極１０６を形成し、さらに熱酸化膜
１０３を選択エッチングして第１ゲート絶縁膜１０７を
形成した（第３図ｃ図示）。‘ｉｉｉ｝ 次いで、１０
００００のドライ酸素雰囲気中で熱酸化処理した。

この時、第３図ｄに示すように露出したシリコン基板１
０１部分に厚さ５００Ａの熱酸化膜１０８が成長した。
また、燐添加モリブデンシリサィドからなる第１層ゲー
ト電極１０６の露出する側面も熱酸化されてシリコン熱
酸化と本質的に変わらず、主としてＭｏＳｉ２のＳｉが
酸化されてＳｉ０２となるが、隣添加モリブデンシリサ
ィドは無添加のモリブデンシリサィドより酸化レートが
大きいため、第１層ゲート電極１０６側面に７５０△と
厚い酸化膜１０９が形成された（同第３図ｄ図示）。Ｍ
次いで、全面に厚さ４０００Ａのモリブデンシリサィ
ド膜を堆積し、これを写真蝕刻法によりパターニングし
て第２層ゲート電極１１０を形成した後、該ゲート電極
１１０をマスクとして熱酸化膜１０８を選択エッチング
して第２ゲート絶縁膜１１１を形成すると共に、ｎ＋拡
散層形成用関口部１１２を設けた。

ひきつづき、枇素を上記開□部１１２を介してシリコン
基板１０１にイオン注入してソース、ドレィンのｎ＋拡
散層１１３，１１３を形成し、二層ゲート電極構造を有
するダイナミックＲＡＭを製造した（第３図ｅ図示）。
得られたＭＯＳダイナミックＲＡＭは比抵抗の小さし、
枇素添加モリブデンシリサイドからなる第１層、第２層
のゲート電極１０６，１１０を備え、しかも第１層ゲー
ト電極１０６側面に従来に比べて厚い酸化膜１０９が形
成されているため、信号の伝播速度を遠くできると共に
、第１層ゲート電極１０６と第２層ゲート電極１１０間
の絶縁耐圧を向上でき、高速動作化が可能で高信頼性の
ものであることがわかった。

また、本発明では次のような利点がある。

即ち、本実施例において燐添加モリブデンシリサィド膜
１０４を低温酸化膜１０５′をマスクとしてエッチング
する場合、リアクティブイオンスパッタ法で行なえば第
３図ｃに示すようにサイドエッチングのない第１層ゲー
ト電極１０６を形成できる。これに対し、エッチングを
プラズマエッチング、又はエッチング液を用いる溢式エ
ッチングで行なうと、第４図ａに示すようにサイドエッ
チングされた第１層ゲート電極１０６′となり低温酸化
膜１０５′によるオーバハングを生じる。このような構
造の上を横切るよう電極配線を設けると段切れ等の原因
となる。ところが、本発明では第１層ゲート電極１０６
′が鱗添加モリブデンシリサィドで構成され、第２ゲー
ト絶縁膜の形成のための熱酸化時に第１層ゲート電極１
０６′の側面に厚い酸化膜１０９′が形成されるので、
従来に比べてオーバハングが軽減される（第４図ｂ図示
）。その結果、オーバハングを生じる構造の場合におい
て、上部を横切る電極配線の段切れ防止に役立つ。なお
、本発明の実施例では第１層ゲ−ト電極上部の絶縁膜と
して低温酸化膜を用いたが、第５図ａに示すように鱗添
加モリブデンシリサィド膜を直接選択エッチングして第
１層ゲート電極１０６″を形成した後、第２ゲート絶縁
膜の形成のための熱酸化時にゲート電極１０６″の上面
及び側面に形成した厚い酸化膜１０９″を絶縁膜として
用いてもよい（第５図ｂ図示）。

また、第６図ａ〜ｄの工程により形成してもよい。

まず、第６図ａに示すように燐添加モリブデンシリサィ
ド膜を直接選択エッチングして第１層ゲート電極１０６
″を形成した後該電極の酸化膜と露出するシリコン基板
の酸化膜の膜厚比が大きくなるような条件（例えば高温
度のウェット酸素雰囲気中）で熱酸化処理を行ない露出
するシリコン基板１０１に熱酸化眼１０８′を成長させ
ると共に第１層ゲート電極１０６″表面に厚い酸化膜１
０９…を成長させる（第６図ｂ図示）。次いで、第６図
ｃに示すようにシリコン基板１０１上の熱酸化膜１０８
′を除去し残存する酸化膜１０９肌を第１、第２層のゲ
ート電極間の絶縁膜とし、その後再度ドライ酸素雰囲気
中で熱酸化して第２ゲート絶縁膜となる熱緑化膜１０８
″を成長させる（第６図ｄ図示）。以上詳述した如く、
本発明によれば半導体基板上に多層電極配線を実現する
際、少なくとも第１層電極配線を不純物が添加され、比
抵抗が小さい高融点金属桂化物で形成し、これを熱酸化
処理することによって、第１層電極配線の信号伝播速度
を速くでき、しかも同電極配線側面に充分厚い酸化膜の
形成が可能となり、第１層、第２層の電極配線間の絶縁
耐圧を向上でき、もって歩留り、信頼性及び高速作が著
しく改善された多層電極配線を有する半導体装置の製造
方法を提供できるものである。

【図面の簡単な説明】

第１図ａ〜ｅは従釆法による二層ゲート電極構造を有す
るＭＯＳダイナミックＲＡＭの製造工程を示す断面図、
第２図は第１図ａ〜ｅで製造されたＭＯＳダイナミック
ＲＡＭの等価回路図、第３図ａ〜ｅは本発明の−実施例
における二層ゲート電極構造を有するＭＯＳダイナミッ
クＲＡＭの製造工程を示す断面図、第４図ａ，ｂは本発
明の他の実施例におけるＭＯＳダイナミックＲＡＭの第
１層、第２層ゲート電極間の絶縁膜形成工程を示す断面
図、第５図ａ，ｂは本発明の更に他の実施例における第
１層、第２層ゲート電極間の絶縁膜形成工程を示す断面
図、第６図ａ〜ｄは本発明の更にまた他の実施例におけ
る第１層、第２層ゲート電極間の絶縁膜形成工程を示す
断面図である。 １０１・・・・・・ｐ型シリコン基板、１０２・・・・
・・フィールド酸化膜、１０３，１０８，１０８′，１
０８へ・・・・・熱酸化膜、１０４・・・・・・燐添加
モリブデンシリサィド膜、１０５・…・・低温酸化膜、
１０６，１０６′，１０６″・・・・・・第１層ゲート
電極、１０７・・・・・・第１ゲート絶縁膜、１０９，
１０９′，１０９″，１０９′″…・・・酸化膜、１１
０・・・・・・第２ゲート電極、１１１・・・・・・第
２ゲート絶縁膜、１１３・・・…汁拡散層。 第１図 第２図 第３図 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上に多層電極配線を備えた半導体装置の
   製造にあたり、少なくとも第１層電極配線を、不純物を
   添加した高融点金属硅化物で形成した後、熱酸化処理し
   て該電極配線の少なくとも側面に酸化膜を形成すること
   を特徴とする半導体装置の製造方法。 ２ 不純物を添加した高融点金属硅化物からなる第１層
   電極配線上に絶縁膜を堆積した後、熱酸化処理を施して
   該電極配線の側面に酸化膜と形成することを特徴とする
   特許請求の範囲第１項記載の半導体装置の製造方法。 ３ 高融点金属硅化物に添加する不純物が燐又は砒素で
   あることを特徴とする特許請求の範囲第１項記載の半導
   体装置の製造方法。 ４ 高融点金属硅化物がモリブデンシリサイドであるこ
   とを特徴とする特許請求の範囲第１項記載の半導体装置
   の製造方法。