JPH0675143B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JPH0675143B2 JPH0675143B2 JP22697488A JP22697488A JPH0675143B2 JP H0675143 B2 JPH0675143 B2 JP H0675143B2 JP 22697488 A JP22697488 A JP 22697488A JP 22697488 A JP22697488 A JP 22697488A JP H0675143 B2 JPH0675143 B2 JP H0675143B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- additional capacitance
- film
- active matrix
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、液晶等と組み合わせてマトリクス表示装置を
構成するための、薄膜トランジスタ（以下、「TFT」と
称する）等のスイッチング素子を有するアクティブマト
リクス基板に関する。
構成するための、薄膜トランジスタ（以下、「TFT」と
称する）等のスイッチング素子を有するアクティブマト
リクス基板に関する。
（従来の技術） マトリクス型液晶表示装置に用いられる従来のアクティ
ブマトリクス基板の一例を第２図に示す。
ブマトリクス基板の一例を第２図に示す。
この例示のアクティブマトリクス基板は、逆スタガー型
TFT1をアドレススイッチング素子として用いており、絶
縁性基板２上に、ゲート電極（ゲートバスライン）３、
ゲート絶縁膜４、ａ−Si半導体膜13、絶縁膜５、オーミ
ック接触用n+−ａ−Siコンタクト膜６、ソース電極（ソ
ースバスライン）７、ドレイン電極８、表示用絵素電極
９、及び保護膜10が積層されて構成されている。この基
板と対向する他方の基板との間に液晶が封入されてマト
リクス液晶表示装置が形成される。
TFT1をアドレススイッチング素子として用いており、絶
縁性基板２上に、ゲート電極（ゲートバスライン）３、
ゲート絶縁膜４、ａ−Si半導体膜13、絶縁膜５、オーミ
ック接触用n+−ａ−Siコンタクト膜６、ソース電極（ソ
ースバスライン）７、ドレイン電極８、表示用絵素電極
９、及び保護膜10が積層されて構成されている。この基
板と対向する他方の基板との間に液晶が封入されてマト
リクス液晶表示装置が形成される。
また、表示用絵素電極９の下方には、絶縁性基板２上に
付加容量電極11が形成されている。
付加容量電極11が形成されている。
付加容量用電極11は、表示用絵素電極９上に配置される
液晶の容量と並列に付加容量を形成するために設けられ
ているものであり、そのために付加容量用電極11と絵素
電極９との間には誘電体層としてゲート絶縁膜４が介在
されている。
液晶の容量と並列に付加容量を形成するために設けられ
ているものであり、そのために付加容量用電極11と絵素
電極９との間には誘電体層としてゲート絶縁膜４が介在
されている。
この付加容量は、絵素電位保持特性の改善並びにゲート
電圧の立上がり時のゲート電極とドレイン電極との重な
り容量に起因する絵素電極電位のレベルシフトを低減す
るために設けられている。
電圧の立上がり時のゲート電極とドレイン電極との重な
り容量に起因する絵素電極電位のレベルシフトを低減す
るために設けられている。
（発明が解決しようとする課題） このような従来のアクティブマトリクス基板の構造で
は、付加容量電極11として透明導電膜を使用しているた
め、付加容量用電極11の抵抗が比較的高く、駆動回路の
負荷が大きくなるという問題があった。
は、付加容量電極11として透明導電膜を使用しているた
め、付加容量用電極11の抵抗が比較的高く、駆動回路の
負荷が大きくなるという問題があった。
付加容量用電極11の抵抗を低くするには、該電極の膜厚
を厚くするか、あるいは電極幅を拡げればよい。しかし
ながら、膜厚を厚くすると、付加容量用電極端縁部分に
おける段差が大きくなり、後工程で形成するTFT1のソー
ス電極等が断線し易くなる。
を厚くするか、あるいは電極幅を拡げればよい。しかし
ながら、膜厚を厚くすると、付加容量用電極端縁部分に
おける段差が大きくなり、後工程で形成するTFT1のソー
ス電極等が断線し易くなる。
他方、付加容量用電極11の幅を拡げた場合には、付加容
量用電極11と絵素電極９及びソース電極８との間が短絡
する可能性が高くなる。また、付加容量用電極11とソー
ス電極８との間の容量が増加し、それによる信号のレベ
ルシフトが生じる。
量用電極11と絵素電極９及びソース電極８との間が短絡
する可能性が高くなる。また、付加容量用電極11とソー
ス電極８との間の容量が増加し、それによる信号のレベ
ルシフトが生じる。
上述の問題を解決するためには、第３図に示すような構
造とすることが考えられる。この構成に於いては、TFT1
のゲート電極３と、付加容量用電極11とがタンタル（以
下では「Ta」と略称する）により形成されている。ま
た、付加容量用電極11の絶縁膜として、該付加容量用電
極11の表面を陽極酸化して成る酸化タンタル膜（以下で
は「Ta2O5膜」と略称する）と窒化シリコン膜（以下で
は「SiNx膜」と略称する）との２層構造の誘電体層12が
構成されている。即ち、Taから成る電極膜を用いること
により、付加容量用電極の電気抵抗を低め、それによっ
てドライバの負荷を低減するものである。
造とすることが考えられる。この構成に於いては、TFT1
のゲート電極３と、付加容量用電極11とがタンタル（以
下では「Ta」と略称する）により形成されている。ま
た、付加容量用電極11の絶縁膜として、該付加容量用電
極11の表面を陽極酸化して成る酸化タンタル膜（以下で
は「Ta2O5膜」と略称する）と窒化シリコン膜（以下で
は「SiNx膜」と略称する）との２層構造の誘電体層12が
構成されている。即ち、Taから成る電極膜を用いること
により、付加容量用電極の電気抵抗を低め、それによっ
てドライバの負荷を低減するものである。
しかしながら、液晶表示装置の表示面積の大型化に伴っ
て、付加容量用電極11の電極抵抗を、より一層低めるこ
とが要求されている。従って、Taを付加容量用電極11の
材料として用いた場合に於いても、電極抵抗をより一層
低めることが求められている。
て、付加容量用電極11の電極抵抗を、より一層低めるこ
とが要求されている。従って、Taを付加容量用電極11の
材料として用いた場合に於いても、電極抵抗をより一層
低めることが求められている。
他方、Taの電気抵抗は、Ta膜形成時に窒素を少量含有さ
せることにより低め得ることが知られている。従って、
窒素を少量含有させたTa膜により付加容量用電極11を形
成すればよいと考えられる。しかし、窒素を含有させた
Ta膜を陽極酸化することによってTa2O5膜を形成した場
合には、該Ta2O5膜の誘電率が、窒素を含有しないTa膜
を陽極酸化して形成したTa2O5薄膜に比べて低くなり、
付加容量が小さくなるという問題がある。即ち、窒素を
含有させたTa膜を用いて付加容量用電極を形成した場合
には、電極抵抗を低めることこそ可能であるが、付加容
量が小さくなるという問題を生じる。
せることにより低め得ることが知られている。従って、
窒素を少量含有させたTa膜により付加容量用電極11を形
成すればよいと考えられる。しかし、窒素を含有させた
Ta膜を陽極酸化することによってTa2O5膜を形成した場
合には、該Ta2O5膜の誘電率が、窒素を含有しないTa膜
を陽極酸化して形成したTa2O5薄膜に比べて低くなり、
付加容量が小さくなるという問題がある。即ち、窒素を
含有させたTa膜を用いて付加容量用電極を形成した場合
には、電極抵抗を低めることこそ可能であるが、付加容
量が小さくなるという問題を生じる。
よって、本発明の目的は、付加容量を小さくすることな
く付加容量用電極の電極抵抗を低下させることが可能で
あり、且つ生産性に優れた構造を備えるアクティブマト
リクス基板を提供することにある。
く付加容量用電極の電極抵抗を低下させることが可能で
あり、且つ生産性に優れた構造を備えるアクティブマト
リクス基板を提供することにある。
（課題を解決するための手段） 本発明のアクティブマトリクス基板は、絶縁性基板上に
複数の絵素電極がマトリクス状に配列され、該絵素電極
にスイッチング素子が接続され、該絵素電極の下方にタ
ンタンルの付加容量用電極が設けられているアクティブ
マトリクス基板であって、該付加容量用電極が２層構造
を有しており、該２層構造の下側の層に窒素が不純物と
して添加されており、上側の層は窒素無添加であり、少
なくとも該上側の層の表面上に酸化タンタルの膜が形成
されており、そのことにより上記目的が達成される。
複数の絵素電極がマトリクス状に配列され、該絵素電極
にスイッチング素子が接続され、該絵素電極の下方にタ
ンタンルの付加容量用電極が設けられているアクティブ
マトリクス基板であって、該付加容量用電極が２層構造
を有しており、該２層構造の下側の層に窒素が不純物と
して添加されており、上側の層は窒素無添加であり、少
なくとも該上側の層の表面上に酸化タンタルの膜が形成
されており、そのことにより上記目的が達成される。
（実施例） 本発明を実施例について以下に説明する。
第１図は本発明の１実施例の断面図である。本実施例で
は、ゲート電極３及び付加容量用電極11が、共に、第１
のTa層と第２のTa層との２層構造とされている。第１の
Ta層3a及び11aは、窒素を含有させたTa層からなり、第
２のTa層3b及び11bは窒素を含有させていないTa層から
成る。従って、下方に形成された第１のTa層3a及び11a
は、上方に形成された第２のTa層3b及び11bに比べてそ
の電気抵抗が低い。
は、ゲート電極３及び付加容量用電極11が、共に、第１
のTa層と第２のTa層との２層構造とされている。第１の
Ta層3a及び11aは、窒素を含有させたTa層からなり、第
２のTa層3b及び11bは窒素を含有させていないTa層から
成る。従って、下方に形成された第１のTa層3a及び11a
は、上方に形成された第２のTa層3b及び11bに比べてそ
の電気抵抗が低い。
また、付加容量用電極11上には、第２のTa層11bの表面
を陽極酸化して得られる約2000Åの厚さのTa2O5からな
る絶縁膜12が形成されている。本実施例では、窒素を含
有していない第２のTa層11bの表面を陽極酸化すること
によってTa2O5絶縁膜12が形成されている。従って、従
来例のように窒素を含有させたTa膜上にTa2O5絶縁膜を
形成した場合に比べて、Ta2O5絶縁膜の誘電率が高めら
れている。
を陽極酸化して得られる約2000Åの厚さのTa2O5からな
る絶縁膜12が形成されている。本実施例では、窒素を含
有していない第２のTa層11bの表面を陽極酸化すること
によってTa2O5絶縁膜12が形成されている。従って、従
来例のように窒素を含有させたTa膜上にTa2O5絶縁膜を
形成した場合に比べて、Ta2O5絶縁膜の誘電率が高めら
れている。
即ち、本実施例では、第１のTa層11aの電気抵抗が低い
ので、それによって付加容量用電極11の電気抵抗が低め
られており、しかも第２のTa層11bの表面を陽極酸化す
ることにより高誘電率のTa2O5絶縁膜12が形成されてい
る。
ので、それによって付加容量用電極11の電気抵抗が低め
られており、しかも第２のTa層11bの表面を陽極酸化す
ることにより高誘電率のTa2O5絶縁膜12が形成されてい
る。
尚、付加容量を構成する誘電体層は、本実施例に於いて
も、Ta2O5絶縁膜12と、延在されたゲート絶縁膜４の２
層構造により構成されているが、誘電体層としては、少
なくともTa2O5絶縁膜12を有してさえおればよく、ゲー
ト絶縁膜４を積層する必要は必ずしもなく、あるいはゲ
ート絶縁膜４以外の誘電体層を積層してもよく、更には
ゲート絶縁膜４に加えて他の誘電体層をさらに積層して
もよい。
も、Ta2O5絶縁膜12と、延在されたゲート絶縁膜４の２
層構造により構成されているが、誘電体層としては、少
なくともTa2O5絶縁膜12を有してさえおればよく、ゲー
ト絶縁膜４を積層する必要は必ずしもなく、あるいはゲ
ート絶縁膜４以外の誘電体層を積層してもよく、更には
ゲート絶縁膜４に加えて他の誘電体層をさらに積層して
もよい。
また、ゲート電極３についても、付加容量用電極11と同
様に２層構造としたが、ゲート電極３については必ずし
も付加容量用電極11と同一の２層構造に形成する必要は
ない。もっとも、ゲート電極３と付加容量用電極11とは
同一工程で製造することが製造工程上好ましい。従っ
て、上記実施例のようにゲート電極３についても付加容
量用電極11と同一の２層構造とすることが好ましい。
様に２層構造としたが、ゲート電極３については必ずし
も付加容量用電極11と同一の２層構造に形成する必要は
ない。もっとも、ゲート電極３と付加容量用電極11とは
同一工程で製造することが製造工程上好ましい。従っ
て、上記実施例のようにゲート電極３についても付加容
量用電極11と同一の２層構造とすることが好ましい。
以下、本実施例の製造方法をより具体的に説明すること
により、本実施例の詳細を明らかにする。
により、本実施例の詳細を明らかにする。
ガラス基板からなる絶縁性基板２上に、窒素をドーブし
たTaをスパッタリングにより2000Åの厚の薄膜（第１の
Ta層11a）に形成する。更に、窒素をドープしていないT
aをスパッタリングにより1000Åの厚さに積層し、これ
をホトエッチングによりパターニングし、TFT1のゲート
電極３並びに付加容量用電極11を同一平面上に、且つ一
定ピッチで配列形成する。次に、陽極酸化法により、付
加容量用電極11の２層目のTa層11bの表面を酸化し、約2
000Åの厚さのTa2O5絶縁膜12を形成する。
たTaをスパッタリングにより2000Åの厚の薄膜（第１の
Ta層11a）に形成する。更に、窒素をドープしていないT
aをスパッタリングにより1000Åの厚さに積層し、これ
をホトエッチングによりパターニングし、TFT1のゲート
電極３並びに付加容量用電極11を同一平面上に、且つ一
定ピッチで配列形成する。次に、陽極酸化法により、付
加容量用電極11の２層目のTa層11bの表面を酸化し、約2
000Åの厚さのTa2O5絶縁膜12を形成する。
その後、プラズマCVD法によりSiNxからなる絶縁膜４を2
000Åの厚さに前面堆積させてゲート絶縁膜兼付加容量
用誘電体層とする。連続してａ−Siからなる半導体膜13
を300Åの厚さに形成し、TFT1の半導体膜とする。更に
半導体膜13の上にSiNxからなる絶縁膜５を2000Åの厚さ
に形成する。これをホトエッチングにてパターン処理す
ることにより、ゲート電極３の直上付近にパターン化さ
れた半導体膜13と半導体膜13上にパターン化された絶縁
膜５とを形成する。即ち、半導体膜13と絶縁膜５はマト
リクス配置されるTFTに対応してマトリクス配置され
る。
000Åの厚さに前面堆積させてゲート絶縁膜兼付加容量
用誘電体層とする。連続してａ−Siからなる半導体膜13
を300Åの厚さに形成し、TFT1の半導体膜とする。更に
半導体膜13の上にSiNxからなる絶縁膜５を2000Åの厚さ
に形成する。これをホトエッチングにてパターン処理す
ることにより、ゲート電極３の直上付近にパターン化さ
れた半導体膜13と半導体膜13上にパターン化された絶縁
膜５とを形成する。即ち、半導体膜13と絶縁膜５はマト
リクス配置されるTFTに対応してマトリクス配置され
る。
次に、プラズマCVD法によりn+−ａ−Si膜を400Åの厚さ
に形成し、ホトエッチングにてパターン処理することに
より、ソース電極及びドレイン電極と接触するパターン
化された半導体コンタクト膜６を形成する。
に形成し、ホトエッチングにてパターン処理することに
より、ソース電極及びドレイン電極と接触するパターン
化された半導体コンタクト膜６を形成する。
次に、スパッタリング法あるいは電子ビーム蒸着法によ
りTi、Mo又はＷ等を3000Åの厚さに形成し、ホトエッチ
ングにてパターン処理することにより、TFTとして適合
するパターンを有するソース電極７及びドレイン電極８
を形成する。以上によりスイッチング用のTFT1が作製さ
れる。
りTi、Mo又はＷ等を3000Åの厚さに形成し、ホトエッチ
ングにてパターン処理することにより、TFTとして適合
するパターンを有するソース電極７及びドレイン電極８
を形成する。以上によりスイッチング用のTFT1が作製さ
れる。
次に、スパッタリング法あるいは電子ビーム蒸着法によ
り酸化インジウムを主成分とする透明導電膜を1000Åの
厚さに形成し、これをホトエッチングによりパターン処
理して、TFTのドレイン電極８と片端が連結され、他端
が付加容量用電極11の直上まで延伸された矩形の表示用
絵素電極９を形成する。更に、この上にプラズマCVD法
によりSiNxからなる保護膜10を5000Åの厚さに堆積す
る。以上により異なった結晶構造をもつTa薄膜の２積層
層構造を有するゲート電極及び付加容量用電極を備えた
アクティブマトリクス基板を得ることができる。このア
クティブマトリクス基板と、対向電極を有する他の基板
とを貼り合せ、両基板の間に液晶を封入することにより
液晶表示装置が得られる。
り酸化インジウムを主成分とする透明導電膜を1000Åの
厚さに形成し、これをホトエッチングによりパターン処
理して、TFTのドレイン電極８と片端が連結され、他端
が付加容量用電極11の直上まで延伸された矩形の表示用
絵素電極９を形成する。更に、この上にプラズマCVD法
によりSiNxからなる保護膜10を5000Åの厚さに堆積す
る。以上により異なった結晶構造をもつTa薄膜の２積層
層構造を有するゲート電極及び付加容量用電極を備えた
アクティブマトリクス基板を得ることができる。このア
クティブマトリクス基板と、対向電極を有する他の基板
とを貼り合せ、両基板の間に液晶を封入することにより
液晶表示装置が得られる。
尚、窒素のドーピング量は所望の付加容量、低抵抗化の
割合等に応じて適宜に定められる。
割合等に応じて適宜に定められる。
（発明の効果） 以上のように、本発明では、付加容量を小さくすること
なく付加容量用電極の電気抵抗が低められる。よって、
本発明のアクティブマトリクス基板は、付加容量用電極
の電極抵抗の低減が強く求められる大型の液晶表示装置
の基板として適しており、画像品質を効果的に高めるこ
とが可能となる。
なく付加容量用電極の電気抵抗が低められる。よって、
本発明のアクティブマトリクス基板は、付加容量用電極
の電極抵抗の低減が強く求められる大型の液晶表示装置
の基板として適しており、画像品質を効果的に高めるこ
とが可能となる。
第１図は本発明の一実施例の断面図、第２図（ａ）は従
来のアクティブマトリクス基板の一例を示す平面図、第
２図（ｂ）は第２図（ａ）のＢ−Ｂ線に沿う断面図、第
３図はアクティブマトリクス基板の改良例を説明するた
めの断面図である。 １……TFT、２……絶縁性基板、３……ゲート電極、４
……ゲート絶縁膜、７……ソース電極、８……ドレイン
電極、９……絵素電極、11……付加容量用電極、11a…
…第１のTa層、11b……第２のTa層、12……Ta2O5絶縁
膜。
来のアクティブマトリクス基板の一例を示す平面図、第
２図（ｂ）は第２図（ａ）のＢ−Ｂ線に沿う断面図、第
３図はアクティブマトリクス基板の改良例を説明するた
めの断面図である。 １……TFT、２……絶縁性基板、３……ゲート電極、４
……ゲート絶縁膜、７……ソース電極、８……ドレイン
電極、９……絵素電極、11……付加容量用電極、11a…
…第１のTa層、11b……第２のTa層、12……Ta2O5絶縁
膜。
Claims (1)
- 【請求項１】絶縁性基板上に複数の絵素電極がマトリク
ス状に配列され、該絵素電極にスイッチング素子が接続
され、該絵素電極の下方にタンタンルの付加容量用電極
が設けられているアクティブマトリクス基板であって、 該付加容量用電極が２層構造を有しており、該２層構造
の下側の層に窒素が不純物として添加されており、上側
の層は窒素無添加であり、少なくとも該上側の層の表面
上に酸化タンタルの膜が形成されているアクティブマト
リクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22697488A JPH0675143B2 (ja) | 1988-09-09 | 1988-09-09 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22697488A JPH0675143B2 (ja) | 1988-09-09 | 1988-09-09 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0273330A JPH0273330A (ja) | 1990-03-13 |
| JPH0675143B2 true JPH0675143B2 (ja) | 1994-09-21 |
Family
ID=16853535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22697488A Expired - Lifetime JPH0675143B2 (ja) | 1988-09-09 | 1988-09-09 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0675143B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0285826A (ja) * | 1988-09-22 | 1990-03-27 | Hitachi Ltd | 表示パネル |
| DE69032893T2 (de) * | 1989-11-30 | 1999-07-22 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige |
| US5834827A (en) * | 1994-06-15 | 1998-11-10 | Seiko Epson Corporation | Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
-
1988
- 1988-09-09 JP JP22697488A patent/JPH0675143B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0273330A (ja) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006028B1 (ko) | 액정표시장치 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| EP0329887B1 (en) | Liquid crystal display device | |
| US7566906B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JPH0816756B2 (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| KR100258487B1 (ko) | 투명전극과패드전극사이에서낮은접촉저항을갖는반도체장치및그제조방법 | |
| US5352907A (en) | Thin-film transistor | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| JP3216053B2 (ja) | 液晶表示装置 | |
| JP2879765B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JP3269480B2 (ja) | 透過型液晶表示装置 | |
| JPH0572561A (ja) | アクテイブマトリクス基板 | |
| JP3083965B2 (ja) | アクティブマトリクス基板 | |
| JPH05257161A (ja) | アクティブマトリクス基板 | |
| JP2968141B2 (ja) | アクティブマトリクス基板 | |
| JP2895698B2 (ja) | アクティブマトリクス基板 | |
| JP3006990B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2716106B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0682822A (ja) | 液晶表示素子およびその製造方法 | |
| JPH06250215A (ja) | アクティブマトリクス表示素子の製造方法およびアクティブマトリクス表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |