JPH0682822A - 液晶表示素子およびその製造方法 - Google Patents
液晶表示素子およびその製造方法Info
- Publication number
- JPH0682822A JPH0682822A JP23394692A JP23394692A JPH0682822A JP H0682822 A JPH0682822 A JP H0682822A JP 23394692 A JP23394692 A JP 23394692A JP 23394692 A JP23394692 A JP 23394692A JP H0682822 A JPH0682822 A JP H0682822A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- additional capacitance
- film
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 絵素電位保持特性に優れ、開口率が大きい、
表示品位の高い液晶表示素子およびその製造方法を提供
する。 【構成】 ゲート電極２および付加用両用電極３の上に
は、各々膜厚の異なる陽極酸化膜４ａ、４ｂが形成され
ている。絵素電極11と付加容量用電極３との間には、陽
極酸化膜４ｂおよび絶縁膜５からなる誘電体層が介在し
ており、絵素による容量と並列に付加容量が形成されて
いる。このコンデンサ特性により、絵素電位の保持特性
が向上する。また、陽極酸化膜４ａ、４ｂはＴＦＴ14に
最適な膜厚および付加容量に最適な膜厚に各々形成され
ているので、ＴＦＴ14の特性が変化することはなく、開
口率を大きく保ったままで付加容量は充分に大きくなっ
ている。
表示品位の高い液晶表示素子およびその製造方法を提供
する。 【構成】 ゲート電極２および付加用両用電極３の上に
は、各々膜厚の異なる陽極酸化膜４ａ、４ｂが形成され
ている。絵素電極11と付加容量用電極３との間には、陽
極酸化膜４ｂおよび絶縁膜５からなる誘電体層が介在し
ており、絵素による容量と並列に付加容量が形成されて
いる。このコンデンサ特性により、絵素電位の保持特性
が向上する。また、陽極酸化膜４ａ、４ｂはＴＦＴ14に
最適な膜厚および付加容量に最適な膜厚に各々形成され
ているので、ＴＦＴ14の特性が変化することはなく、開
口率を大きく保ったままで付加容量は充分に大きくなっ
ている。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ（以下
ＴＦＴと称する）をスイッチング素子として用いるアク
ティブマトリックス型液晶表示素子およびその製造方法
に関する。
ＴＦＴと称する）をスイッチング素子として用いるアク
ティブマトリックス型液晶表示素子およびその製造方法
に関する。
【０００２】
【従来の技術】従来、液晶表示素子は、ブラウン管（Ｃ
ＲＴ）と比べ、厚さ（奥行き）を格段に薄くできるこ
と、駆動時における消費電力を小さくできること等の利
点があるので、種々の分野で用いられている。
ＲＴ）と比べ、厚さ（奥行き）を格段に薄くできるこ
と、駆動時における消費電力を小さくできること等の利
点があるので、種々の分野で用いられている。
【０００３】近年では、テレビやコンピューター等のよ
うに走査線数が増大した場合でも、カラーでの高画質表
示が可能な、アクティブマトリックス型液晶表示素子が
広く用いられている。
うに走査線数が増大した場合でも、カラーでの高画質表
示が可能な、アクティブマトリックス型液晶表示素子が
広く用いられている。
【０００４】図３および図４は、従来のアクティブマト
リックス型液晶表示素子を示す図である。上記液晶表示
素子において、絶縁性基板１上には、複数のゲートバス
ライン12、12と複数のソースバスライン16、16とが縦横
に設けられている。ゲートバスライン12、12とソースバ
スライン16、16とで囲まれた各領域には、絵素電極11が
形成されている。この絵素電極11の上には、液晶を封入
した液晶セル（図示せず）が絵素として配置されてい
る。各絵素を駆動するために、ＴＦＴ14が形成されてい
る。基板１上にはＴＦＴ14のゲート電極２が、ゲートバ
スライン12の一部として形成されている。絵素電極11の
下には、ゲート電極２と同じ材料からなる付加容量用電
極３が、ゲート電極２と同一平面上に形成されている。
ゲート電極２および付加用両用電極３の上には、陽極酸
化膜４および絶縁膜５が形成されている。
リックス型液晶表示素子を示す図である。上記液晶表示
素子において、絶縁性基板１上には、複数のゲートバス
ライン12、12と複数のソースバスライン16、16とが縦横
に設けられている。ゲートバスライン12、12とソースバ
スライン16、16とで囲まれた各領域には、絵素電極11が
形成されている。この絵素電極11の上には、液晶を封入
した液晶セル（図示せず）が絵素として配置されてい
る。各絵素を駆動するために、ＴＦＴ14が形成されてい
る。基板１上にはＴＦＴ14のゲート電極２が、ゲートバ
スライン12の一部として形成されている。絵素電極11の
下には、ゲート電極２と同じ材料からなる付加容量用電
極３が、ゲート電極２と同一平面上に形成されている。
ゲート電極２および付加用両用電極３の上には、陽極酸
化膜４および絶縁膜５が形成されている。
【０００５】この陽極酸化膜４の形成方法を、図６を参
照して説明する。まず、ゲート電極２および付加容量用
電極３が形成された絶縁性基板１と、Ｐｔなどの電極基
板とをほう酸アンモニウム、りん酸アンモニウム、酒石
酸アンモニウムなどの電解液に浸漬する。次に、ゲート
電極２および付加容量用電極３が陽極となり、上記電極
基板が陰極となるように配線し、電解処理することによ
り、ゲート電極２と付加容量用電極３との上に陽極酸化
膜４が形成される。
照して説明する。まず、ゲート電極２および付加容量用
電極３が形成された絶縁性基板１と、Ｐｔなどの電極基
板とをほう酸アンモニウム、りん酸アンモニウム、酒石
酸アンモニウムなどの電解液に浸漬する。次に、ゲート
電極２および付加容量用電極３が陽極となり、上記電極
基板が陰極となるように配線し、電解処理することによ
り、ゲート電極２と付加容量用電極３との上に陽極酸化
膜４が形成される。
【０００６】絶縁膜５のゲート電極２上方部分には、ア
モルファスシリコン（ａ−Ｓｉ）からなる半導体膜８、
絶縁膜９、ｎ+−アモルファスシリコン（ｎ+−ａ−Ｓ
ｉ）からなるコンタクト膜10、ソース電極６およびドレ
イン電極７が積層されて、ＴＦＴ14となっている。ソー
ス電極６およびドレイン電極７は、ソースバスライン16
と同じ材料からなり、かつ同時に形成されている。さら
に、ドレイン電極７と電気的に接続されるように、絵素
電極11が積層されている。絵素電極11およびＴＦＴ14上
には保護絶縁膜13が積層されている。
モルファスシリコン（ａ−Ｓｉ）からなる半導体膜８、
絶縁膜９、ｎ+−アモルファスシリコン（ｎ+−ａ−Ｓ
ｉ）からなるコンタクト膜10、ソース電極６およびドレ
イン電極７が積層されて、ＴＦＴ14となっている。ソー
ス電極６およびドレイン電極７は、ソースバスライン16
と同じ材料からなり、かつ同時に形成されている。さら
に、ドレイン電極７と電気的に接続されるように、絵素
電極11が積層されている。絵素電極11およびＴＦＴ14上
には保護絶縁膜13が積層されている。
【０００７】上記の構造において、絵素電極11と付加容
量用電極３との間には、陽極酸化膜４およびゲート絶縁
膜５からなる誘電体層が介在する。よって、絵素電極11
と付加容量用電極３とから電荷蓄積用付加容量が形成さ
れる。この付加容量は、絵素による容量と並列に形成さ
れることになり、絵素電位保持特性が改良される。
量用電極３との間には、陽極酸化膜４およびゲート絶縁
膜５からなる誘電体層が介在する。よって、絵素電極11
と付加容量用電極３とから電荷蓄積用付加容量が形成さ
れる。この付加容量は、絵素による容量と並列に形成さ
れることになり、絵素電位保持特性が改良される。
【０００８】
【発明が解決しようとする課題】上記のようなアクティ
ブマトリックス型液晶表示素子では、陽極酸化膜４は、
ゲート電極２上と付加容量用電極３上に同時に形成され
るため、ゲート電極２上と付加容量用電極３上とで、同
じ膜厚になっている。この膜厚は、絶縁膜５と共にゲー
ト絶縁膜としての動作を行うのに適した膜厚であり、Ｔ
ＦＴ14に適した膜厚とされているため、上記付加容量用
の誘電体層として適した膜厚であるとは限らない。付加
容量用電極３上の陽極酸化膜４の膜厚は、付加容量を大
きくすることを考慮して決定する必要がある。例えば、
ゲート電極２上の陽極酸化膜４がＴａ2Ｏ5、Ａｌ2Ｏ3か
らなり、膜厚が２０００オングストロームであり、ゲー
ト絶縁膜５がＳｉ3Ｎ4、ＳｉＯ2からなり、膜厚が２０
００〜５０００オングストロームである場合、付加容量
用の誘電体層を構成するための膜厚としては厚すぎるこ
とになり、得られる付加容量が小さくなる。
ブマトリックス型液晶表示素子では、陽極酸化膜４は、
ゲート電極２上と付加容量用電極３上に同時に形成され
るため、ゲート電極２上と付加容量用電極３上とで、同
じ膜厚になっている。この膜厚は、絶縁膜５と共にゲー
ト絶縁膜としての動作を行うのに適した膜厚であり、Ｔ
ＦＴ14に適した膜厚とされているため、上記付加容量用
の誘電体層として適した膜厚であるとは限らない。付加
容量用電極３上の陽極酸化膜４の膜厚は、付加容量を大
きくすることを考慮して決定する必要がある。例えば、
ゲート電極２上の陽極酸化膜４がＴａ2Ｏ5、Ａｌ2Ｏ3か
らなり、膜厚が２０００オングストロームであり、ゲー
ト絶縁膜５がＳｉ3Ｎ4、ＳｉＯ2からなり、膜厚が２０
００〜５０００オングストロームである場合、付加容量
用の誘電体層を構成するための膜厚としては厚すぎるこ
とになり、得られる付加容量が小さくなる。
【０００９】上記付加容量を大きくするためには、誘電
体層を構成する陽極酸化膜４および／または絶縁膜５の
膜厚を薄くするか、あるいは、付加容量用電極３の面積
を大きくする必要がある。しかし、付加容量用電極３の
面積を大きくすると、開口率（液晶パネルへの光入射量
に対する出射側での光取り出し量の割合）が下がって、
液晶表示素子の表示品位を落とすことになるので好まし
くない。また、絶縁膜５の膜厚を薄くした場合には、陽
極酸化膜に生じる欠損部を充分に補完することができな
い。
体層を構成する陽極酸化膜４および／または絶縁膜５の
膜厚を薄くするか、あるいは、付加容量用電極３の面積
を大きくする必要がある。しかし、付加容量用電極３の
面積を大きくすると、開口率（液晶パネルへの光入射量
に対する出射側での光取り出し量の割合）が下がって、
液晶表示素子の表示品位を落とすことになるので好まし
くない。また、絶縁膜５の膜厚を薄くした場合には、陽
極酸化膜に生じる欠損部を充分に補完することができな
い。
【００１０】また、ＴＦＴと付加容量との各々に最適な
誘電体層の膜厚とするために、ゲート絶縁膜５をゲート
電極２上と付加容量用電極３上に別々に積層させる方法
もあり、誘電率の異なる２種類の膜を使い分ける方法も
ある。しかし、この場合には、工程数が増加することに
なり好ましくない。
誘電体層の膜厚とするために、ゲート絶縁膜５をゲート
電極２上と付加容量用電極３上に別々に積層させる方法
もあり、誘電率の異なる２種類の膜を使い分ける方法も
ある。しかし、この場合には、工程数が増加することに
なり好ましくない。
【００１１】本発明は、上記問題点を解決するためにな
されたものであり、絵素電位保持特性に優れ、かつ、開
口率が大きい、表示品位の高い液晶表示素子およびその
製造方法を提供することを目的とする。
されたものであり、絵素電位保持特性に優れ、かつ、開
口率が大きい、表示品位の高い液晶表示素子およびその
製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の液晶表示素子
は、絶縁性基板上に設けられた絵素電極と、該絵素電極
に印加する電圧をスイッチングする薄膜トランジスタ
と、該基板と該絵素電極との間に設けられた、該薄膜ト
ランジスタのゲート電極と同じ材料からなる付加容量用
電極とを有する液晶表示素子であって、該ゲート電極お
よび該付加容量用電極の上に陽極酸化膜が設けられ、該
ゲート電極に設けられた陽極酸化膜と該付加容量用電極
の上に設けられた陽極酸化膜との膜厚が異なり、そのこ
とにより上記目的が達成される。
は、絶縁性基板上に設けられた絵素電極と、該絵素電極
に印加する電圧をスイッチングする薄膜トランジスタ
と、該基板と該絵素電極との間に設けられた、該薄膜ト
ランジスタのゲート電極と同じ材料からなる付加容量用
電極とを有する液晶表示素子であって、該ゲート電極お
よび該付加容量用電極の上に陽極酸化膜が設けられ、該
ゲート電極に設けられた陽極酸化膜と該付加容量用電極
の上に設けられた陽極酸化膜との膜厚が異なり、そのこ
とにより上記目的が達成される。
【００１３】本発明の液晶表示装置の製造方法は、絶縁
性基板上に配設された絵素電極と、該絵素電極に印加す
る電圧をスイッチングする薄膜トランジスタと、該基板
と該絵素電極との間に設けられた、該薄膜トランジスタ
のゲート電極と同じ材質の付加容量用電極とを有する液
晶表示素子において、該ゲート電極および該付加容量用
電極に対して、異なる電位を付与し、または異なる時間
電位を付与して陽極酸化膜を形成しており、そのことに
より上記目的が達成される。
性基板上に配設された絵素電極と、該絵素電極に印加す
る電圧をスイッチングする薄膜トランジスタと、該基板
と該絵素電極との間に設けられた、該薄膜トランジスタ
のゲート電極と同じ材質の付加容量用電極とを有する液
晶表示素子において、該ゲート電極および該付加容量用
電極に対して、異なる電位を付与し、または異なる時間
電位を付与して陽極酸化膜を形成しており、そのことに
より上記目的が達成される。
【００１４】
【作用】本発明においては、付加容量用電極上の陽極酸
化膜の膜厚とゲート電極上の陽極酸化膜の膜厚とを変え
ることができるため、付加容量の設計の自由度が広が
る。例えば、ゲート電極上の陽極酸化膜の膜厚を、ＴＦ
Ｔに最適な膜厚に保ったままで、付加容量用電極上の陽
極酸化膜の膜厚を薄くできる。よって、付加容量用電極
の面積を大きくして開口率を下げることなく、付加容量
を大きくすることができる。
化膜の膜厚とゲート電極上の陽極酸化膜の膜厚とを変え
ることができるため、付加容量の設計の自由度が広が
る。例えば、ゲート電極上の陽極酸化膜の膜厚を、ＴＦ
Ｔに最適な膜厚に保ったままで、付加容量用電極上の陽
極酸化膜の膜厚を薄くできる。よって、付加容量用電極
の面積を大きくして開口率を下げることなく、付加容量
を大きくすることができる。
【００１５】このことにより、絵素電位保持特性が優
れ、かつ、開口率の大きい液晶表示素子が得られる。
れ、かつ、開口率の大きい液晶表示素子が得られる。
【００１６】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１７】（実施例）図１は本発明の液晶表示素子の
一実施例を示す平面図であり、図２は、図１のＸ−Ｘ断
面図である。
一実施例を示す平面図であり、図２は、図１のＸ−Ｘ断
面図である。
【００１８】この液晶表示素子において、ゲート電極２
および付加容量用電極３の上には、各々膜厚の異なる陽
極酸化膜４ａ、４ｂが形成されている。
および付加容量用電極３の上には、各々膜厚の異なる陽
極酸化膜４ａ、４ｂが形成されている。
【００１９】この液晶表示素子は以下に示すようにして
製造される。
製造される。
【００２０】まず、絶縁性基板１上に、スパッタリング
によりＴａ、Ａｌなどを積層し、これをフォトエッチン
グによりパターン化して、ＴＦＴ14のゲート電極２およ
び付加容量用電極３を同一平面上に一定ピッチで形成す
る。
によりＴａ、Ａｌなどを積層し、これをフォトエッチン
グによりパターン化して、ＴＦＴ14のゲート電極２およ
び付加容量用電極３を同一平面上に一定ピッチで形成す
る。
【００２１】次に陽極酸化法により、ゲート電極２およ
び付加容量用電極３の上のＴａまたはＡｌ表面を酸化し
て、五酸化タンタル（Ｔａ2Ｏ5）またはＡｌ2Ｏ3からな
る膜厚の異なる陽極酸化膜４ａ、４ｂを形成する。
び付加容量用電極３の上のＴａまたはＡｌ表面を酸化し
て、五酸化タンタル（Ｔａ2Ｏ5）またはＡｌ2Ｏ3からな
る膜厚の異なる陽極酸化膜４ａ、４ｂを形成する。
【００２２】膜厚の異なる陽極酸化膜４ａ、４ｂをゲー
ト電極２および付加容量用電極３の上に形成する方法と
しては、例えば以下のような方法が挙げられる。まず、
図５に示すように、ゲート電極２および付加容量用電極
３が形成された絶縁性基板１と、Ｐｔなどの電極基板と
をほう酸アンモニウム、りん酸アンモニウム、酒石酸ア
ンモニウムなどの電解液に浸漬する。次に、ゲート電極
２と付加容量用電極３とが陽極となり、上記電極基板が
陰極となるように配線する。この時、ゲート電極２と付
加容量用電極３とに印加される電圧は変えられるように
しておく。陽極酸化膜の膜厚は、電極に印加される電圧
によって決まるので、陽極酸化膜４ａ、４ｂの膜厚を変
えることができる。従って、陽極酸化膜４ａをＴＦＴ14
に最適な膜厚とし、陽極酸化膜４ｂを付加容量の誘電体
層として最適な膜厚として、各々異なった膜厚に形成す
ることができる。
ト電極２および付加容量用電極３の上に形成する方法と
しては、例えば以下のような方法が挙げられる。まず、
図５に示すように、ゲート電極２および付加容量用電極
３が形成された絶縁性基板１と、Ｐｔなどの電極基板と
をほう酸アンモニウム、りん酸アンモニウム、酒石酸ア
ンモニウムなどの電解液に浸漬する。次に、ゲート電極
２と付加容量用電極３とが陽極となり、上記電極基板が
陰極となるように配線する。この時、ゲート電極２と付
加容量用電極３とに印加される電圧は変えられるように
しておく。陽極酸化膜の膜厚は、電極に印加される電圧
によって決まるので、陽極酸化膜４ａ、４ｂの膜厚を変
えることができる。従って、陽極酸化膜４ａをＴＦＴ14
に最適な膜厚とし、陽極酸化膜４ｂを付加容量の誘電体
層として最適な膜厚として、各々異なった膜厚に形成す
ることができる。
【００２３】上記において、電圧を制御する代わりに、
陽極酸化時間を制御しても同様の効果が得られる。
陽極酸化時間を制御しても同様の効果が得られる。
【００２４】その後、ゲート絶縁膜５をプラズマＣＶＤ
法により形成する。さらに、連続して、半導体膜８およ
び絶縁膜９を積層する。これをフォトエッチングにより
パターニングして、ゲート電極２上にパターン化された
半導体膜８と絶縁膜９とを形成する。次にプラズマＣＶ
Ｄ法により、オーミック接触用半導体コンタクト膜10を
形成し、フォトエッチングによりパターニングして、ソ
ース電極６、ドレイン電極７と接触するパターン化され
た半導体コンタクト膜10を形成する。次にスパッタリン
グ法または電子ビーム蒸着法により、Ｔｉ、Ｍｏ、Ｗな
どを積層し、これをフォトエッチングによりパターニン
グして、ソース電極６およびドレイン電極７を形成す
る。以上により、スイッチング用ＴＦＴ14が作製され
る。
法により形成する。さらに、連続して、半導体膜８およ
び絶縁膜９を積層する。これをフォトエッチングにより
パターニングして、ゲート電極２上にパターン化された
半導体膜８と絶縁膜９とを形成する。次にプラズマＣＶ
Ｄ法により、オーミック接触用半導体コンタクト膜10を
形成し、フォトエッチングによりパターニングして、ソ
ース電極６、ドレイン電極７と接触するパターン化され
た半導体コンタクト膜10を形成する。次にスパッタリン
グ法または電子ビーム蒸着法により、Ｔｉ、Ｍｏ、Ｗな
どを積層し、これをフォトエッチングによりパターニン
グして、ソース電極６およびドレイン電極７を形成す
る。以上により、スイッチング用ＴＦＴ14が作製され
る。
【００２５】次に、スパッタリング法または電子ビーム
蒸着法により、酸化インジウムを主成分とする透明導電
膜を積層する。これをフォトエッチングによりパターニ
ングして、ドレイン電極７を片端が連結され、他端が付
加容量用電極３の上まで延在する矩形の絵素電極11を形
成する。さらに、この上にプラズマＣＶＤ法により、保
護膜13を積層する。以上により、絶縁性基板１上のゲー
ト電極２および付加容量用電極３の上に膜厚の異なる陽
極酸化膜４ａ、４ｂが形成されている、アクティブマト
リックス型液晶表示素子の一方のセル基板が作製され
る。
蒸着法により、酸化インジウムを主成分とする透明導電
膜を積層する。これをフォトエッチングによりパターニ
ングして、ドレイン電極７を片端が連結され、他端が付
加容量用電極３の上まで延在する矩形の絵素電極11を形
成する。さらに、この上にプラズマＣＶＤ法により、保
護膜13を積層する。以上により、絶縁性基板１上のゲー
ト電極２および付加容量用電極３の上に膜厚の異なる陽
極酸化膜４ａ、４ｂが形成されている、アクティブマト
リックス型液晶表示素子の一方のセル基板が作製され
る。
【００２６】次に、絵素電極11と共に液晶に電圧を印加
する対向電極が形成された電極基板を他方のセル基板と
して、互いに間隙を介して一体的に接合し、この間隙に
液晶を封入して、ツィステッドネマティック配向させる
ことにより、アクティブマトリックス型液晶表示素子が
得られる。
する対向電極が形成された電極基板を他方のセル基板と
して、互いに間隙を介して一体的に接合し、この間隙に
液晶を封入して、ツィステッドネマティック配向させる
ことにより、アクティブマトリックス型液晶表示素子が
得られる。
【００２７】この液晶表示素子の動作は以下の通りであ
る。ＴＦＴを介して、絵素電極11と上記対向電極に電圧
を印加することにより、絵素単位のマトリックス表示が
実行される。この際、絵素電極11と付加容量用電極３と
の間には、陽極酸化膜４ｂおよび絶縁膜５からなる誘電
体層が介在しており、絵素による容量と並列に付加容量
が形成される。このコンデンサ特性により、ＴＦＴ14を
オフにして、絵素電極11への電圧印加を遮断しても、時
定数で定まる電圧が液晶に印加される。このことによ
り、液晶のリーク電流による電圧減少が補償され、絵素
電位の保持特性が向上する。
る。ＴＦＴを介して、絵素電極11と上記対向電極に電圧
を印加することにより、絵素単位のマトリックス表示が
実行される。この際、絵素電極11と付加容量用電極３と
の間には、陽極酸化膜４ｂおよび絶縁膜５からなる誘電
体層が介在しており、絵素による容量と並列に付加容量
が形成される。このコンデンサ特性により、ＴＦＴ14を
オフにして、絵素電極11への電圧印加を遮断しても、時
定数で定まる電圧が液晶に印加される。このことによ
り、液晶のリーク電流による電圧減少が補償され、絵素
電位の保持特性が向上する。
【００２８】この実施例の詳細は以下の通りである。
【００２９】絶縁性基板１：ガラス基板 ゲート電極２：Ｔａ、Ａｌ、厚み４０００〜８０００オ
ングストローム 付加容量用電極３：Ｔａ、Ａｌ、厚み４０００〜８００
０オングストローム 陽極酸化膜４ａ：Ｔａ2Ｏ5、厚み２０００オングストロ
ーム 陽極酸化膜４ｂ：Ｔａ2Ｏ5、厚み１０００オングストロ
ーム ゲート絶縁膜５：ＳｉＮX、厚み２０００オングストロ
ーム ソース電極６、ドレイン電極７：Ｔｉ、Ｍｏ、Ｗ、厚み
３０００オングストローム 半導体膜８：アモルファスシリコン（ａ−Ｓｉ）、厚み
３００オングストローム 絶縁膜９：ＳｉＮX、厚み２０００オングストローム 半導体コンタクト膜10：ｎ+−アモルファスシリコン
（ｎ+−ａ−Ｓｉ）、厚み４００オングストローム 絵素電極11：酸化インジウム、厚み１０００オングスト
ローム 保護膜13：ＳｉＮX、厚み４０００オングストローム この液晶表示素子では、付加容量用電極３の面積を大き
くして開口率を下げることなく、付加容量を大きくする
ことができ、絵素電位の保持特性を向上させることがで
きた。
ングストローム 付加容量用電極３：Ｔａ、Ａｌ、厚み４０００〜８００
０オングストローム 陽極酸化膜４ａ：Ｔａ2Ｏ5、厚み２０００オングストロ
ーム 陽極酸化膜４ｂ：Ｔａ2Ｏ5、厚み１０００オングストロ
ーム ゲート絶縁膜５：ＳｉＮX、厚み２０００オングストロ
ーム ソース電極６、ドレイン電極７：Ｔｉ、Ｍｏ、Ｗ、厚み
３０００オングストローム 半導体膜８：アモルファスシリコン（ａ−Ｓｉ）、厚み
３００オングストローム 絶縁膜９：ＳｉＮX、厚み２０００オングストローム 半導体コンタクト膜10：ｎ+−アモルファスシリコン
（ｎ+−ａ−Ｓｉ）、厚み４００オングストローム 絵素電極11：酸化インジウム、厚み１０００オングスト
ローム 保護膜13：ＳｉＮX、厚み４０００オングストローム この液晶表示素子では、付加容量用電極３の面積を大き
くして開口率を下げることなく、付加容量を大きくする
ことができ、絵素電位の保持特性を向上させることがで
きた。
【００３０】上記実施例では、ゲート電極２および付加
容量用電極３の材料としてＴａを用いたが、Ａｌ、Ｗ、
その他陽極酸化可能な金属を用ることができる。特に、
Ｔａを用いた場合には、五酸化タンタルの誘電率が高い
ので、付加容量を高容量にすることができる。ただし、
Ｔａは比抵抗が大きいため、ゲート配線遅延により画質
が低下する虞があるので、Ｔａ配線にＣｕやＡｌなどを
積層して低抵抗化することが行われる。絶縁膜として
は、Ｓｉ3Ｎ4、ＴｉＯ2、ＳｉＯ2、Ｙ2Ｏ3を用いること
ができ、保護膜としては、Ｓｉ3Ｎ4、ＡｌＮ、その他の
窒化膜または酸化膜などを用いることができる。半導体
膜としてはアモルファスシリコンまたはポリシリコンを
用いてもよい。半導体膜、絶縁膜および保護膜は、蒸着
法、プラズマＣＶＤ法、スパッタリング法により形成し
てもよい。また、絵素電極11または対向電極にカラーフ
ィルター層を重畳することにより、カラー表示装置とし
て利用することもできる。
容量用電極３の材料としてＴａを用いたが、Ａｌ、Ｗ、
その他陽極酸化可能な金属を用ることができる。特に、
Ｔａを用いた場合には、五酸化タンタルの誘電率が高い
ので、付加容量を高容量にすることができる。ただし、
Ｔａは比抵抗が大きいため、ゲート配線遅延により画質
が低下する虞があるので、Ｔａ配線にＣｕやＡｌなどを
積層して低抵抗化することが行われる。絶縁膜として
は、Ｓｉ3Ｎ4、ＴｉＯ2、ＳｉＯ2、Ｙ2Ｏ3を用いること
ができ、保護膜としては、Ｓｉ3Ｎ4、ＡｌＮ、その他の
窒化膜または酸化膜などを用いることができる。半導体
膜としてはアモルファスシリコンまたはポリシリコンを
用いてもよい。半導体膜、絶縁膜および保護膜は、蒸着
法、プラズマＣＶＤ法、スパッタリング法により形成し
てもよい。また、絵素電極11または対向電極にカラーフ
ィルター層を重畳することにより、カラー表示装置とし
て利用することもできる。
【００３１】
【発明の効果】本発明によれば、絵素による容量と並列
に付加容量が形成されるので、絵素電位の保持特性が向
上する。また、ゲート電極上の陽極酸化膜の膜厚はＴＦ
Ｔに最適な膜厚とし、付加容量用電極上の陽極酸化膜の
膜厚は付加容量に最適な膜厚として形成されているの
で、ＴＦＴの特性を変えることがなく、開口率を大きく
保ったままで付加容量を充分に大きくすることができ
る。よって、高品位の表示画像が得られる。
に付加容量が形成されるので、絵素電位の保持特性が向
上する。また、ゲート電極上の陽極酸化膜の膜厚はＴＦ
Ｔに最適な膜厚とし、付加容量用電極上の陽極酸化膜の
膜厚は付加容量に最適な膜厚として形成されているの
で、ＴＦＴの特性を変えることがなく、開口率を大きく
保ったままで付加容量を充分に大きくすることができ
る。よって、高品位の表示画像が得られる。
【図１】本発明の液晶表示素子の一実施例を示す平面図
である。
である。
【図２】図１のＸ−Ｘ断面図である。
【図３】従来の液晶表示素子を示す平面図である。
【図４】図３のＸ−Ｘ断面図である。
【図５】本発明の液晶表示素子の陽極酸化膜形成方法の
一実施例を示す図である。
一実施例を示す図である。
【図６】従来の陽極酸化法を示す図である。
２ ゲート電極 ３ 付加容量用電極 ４ａ ゲート電極上の陽極酸化膜 ４ｂ 付加容量用電極上の陽極酸化膜
Claims (3)
- 【請求項１】 絶縁性基板上に設けられた絵素電極と、 該絵素電極に印加する電圧をスイッチングする薄膜トラ
ンジスタと、 該基板と該絵素電極との間に設けられた、該薄膜トラン
ジスタのゲート電極と同じ材料からなる付加容量用電極
と、 を有する液晶表示素子であって、 該ゲート電極および該付加容量用電極の上に陽極酸化膜
が設けられ、 該ゲート電極に設けられた陽極酸化膜と該付加容量用電
極の上に設けられた陽極酸化膜との膜厚が異なる液晶表
示素子。 - 【請求項２】 前記付加容量用電極に設けられた陽極酸
化膜の膜厚が、前記ゲート電極の上に設けられた陽極酸
化膜の膜厚より薄い請求項１記載の液晶表示素子。 - 【請求項３】 絶縁性基板上に配設された絵素電極と、 該絵素電極に印加する電圧をスイッチングする薄膜トラ
ンジスタと、 該基板と該絵素電極との間に設けられた、該薄膜トラン
ジスタのゲート電極と同じ材料からなる付加容量用電極
と、 を有する液晶表示素子において、 該ゲート電極および該付加容量用電極に対して、異なる
電位を付与し、または電位を異なる時間付与して、陽極
酸化膜を形成する液晶表示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23394692A JPH0682822A (ja) | 1992-09-01 | 1992-09-01 | 液晶表示素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23394692A JPH0682822A (ja) | 1992-09-01 | 1992-09-01 | 液晶表示素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0682822A true JPH0682822A (ja) | 1994-03-25 |
Family
ID=16963101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23394692A Withdrawn JPH0682822A (ja) | 1992-09-01 | 1992-09-01 | 液晶表示素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682822A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683523B2 (en) | 2001-01-19 | 2004-01-27 | Murata Manufacturing Co., Ltd. | Laminated impedance device |
| US7791681B2 (en) | 2001-05-16 | 2010-09-07 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
-
1992
- 1992-09-01 JP JP23394692A patent/JPH0682822A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683523B2 (en) | 2001-01-19 | 2004-01-27 | Murata Manufacturing Co., Ltd. | Laminated impedance device |
| US7791681B2 (en) | 2001-05-16 | 2010-09-07 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
| US8576346B2 (en) | 2001-05-16 | 2013-11-05 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
| US8736780B2 (en) | 2001-05-16 | 2014-05-27 | Samsung Display Co., Ltd. | Thin film transistor array substrate for liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430702B1 (en) | Line material, electronic device using the line material and liquid crystal display | |
| KR950006028B1 (ko) | 액정표시장치 | |
| JP3214202B2 (ja) | 表示素子基板用半導体装置 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| EP0329887B1 (en) | Liquid crystal display device | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JP3926879B2 (ja) | アクティブマトリクス方式の液晶表示装置及びその製造方法 | |
| US7326602B2 (en) | Fabricating method of a thin film transistor array | |
| JP3137839B2 (ja) | アクティブマトリクス回路 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP3189310B2 (ja) | 液晶装置の製造方法 | |
| JP2000206566A (ja) | 薄膜半導体装置 | |
| JP2592044B2 (ja) | 垂直形薄膜トランジスターの製造方法 | |
| JP3265622B2 (ja) | 液晶表示装置の製造方法 | |
| JP2948436B2 (ja) | 薄膜トランジスタおよびそれを用いる液晶表示装置 | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| JPH11316391A (ja) | 液晶表示装置 | |
| JP3609314B2 (ja) | 薄膜トランジスタ及びアクティブマトリクス回路 | |
| JPH0784285A (ja) | 液晶表示装置 | |
| JP3535428B2 (ja) | アクティブマトリクス回路の作製方法 | |
| JP2887907B2 (ja) | アクティブマトリクス型回路基板の製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JPH11316392A (ja) | 液晶表示装置 | |
| JP3006990B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3289979B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |