JPH067552B2 - バンプ金属の形成方法およびその方法に用いるバンプ基板 - Google Patents
バンプ金属の形成方法およびその方法に用いるバンプ基板Info
- Publication number
- JPH067552B2 JPH067552B2 JP59060994A JP6099484A JPH067552B2 JP H067552 B2 JPH067552 B2 JP H067552B2 JP 59060994 A JP59060994 A JP 59060994A JP 6099484 A JP6099484 A JP 6099484A JP H067552 B2 JPH067552 B2 JP H067552B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- film layer
- transparent conductive
- conductive film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＩＣ，ＬＳＩ等の半導体集積回路の高密度実
装構造体の製造に用いられるバンプ金属の形成方法およ
びその方法に用いるバンプ基板に関する。
装構造体の製造に用いられるバンプ金属の形成方法およ
びその方法に用いるバンプ基板に関する。
（従来例の構成とその問題点） 従来、半導体素子の高密度実装法としてテープキヤリア
実装法がある。導実装法は第１図(A)，(B)のように、半
導体チップ１の電極パッド２にバンプ金属３を形成し、
同バンプ金属３に対してテープキヤリア４のインナーリ
ード５をギヤングボンディング法で接続するものであ
る。
実装法がある。導実装法は第１図(A)，(B)のように、半
導体チップ１の電極パッド２にバンプ金属３を形成し、
同バンプ金属３に対してテープキヤリア４のインナーリ
ード５をギヤングボンディング法で接続するものであ
る。
一般的に、このテープキヤリア実装法の欠点はウエハー
状態の半導体チップに対して、一括してバンプ金属が直
接形成されるので、ウエハー内の半導体チップの一部に
不良が生じていても、この不良の半導体チップに対して
もバンプ金属を形成してしまうことであった。このこと
は、バンプ金属を不要に使用することであり、特に、バ
ンプ金属にＡu等の貴金属を用いた場合、半導体チップ
の実装におけるトータルコストの上昇を招いていた。
状態の半導体チップに対して、一括してバンプ金属が直
接形成されるので、ウエハー内の半導体チップの一部に
不良が生じていても、この不良の半導体チップに対して
もバンプ金属を形成してしまうことであった。このこと
は、バンプ金属を不要に使用することであり、特に、バ
ンプ金属にＡu等の貴金属を用いた場合、半導体チップ
の実装におけるトータルコストの上昇を招いていた。
この問題点に鑑みて第２図(A)〜第２図(C)，第３図
(A)，第３図(B)に示すような半導体素子の実装法および
その実装に用いる基板が用いられるようになった。以
下、図面を参照しながら説明する。第２図(A)〜第２図
(C)に示すように、半導体素子の実装法はバンプ基板６
上に電解メッキ法でバンプ金属３（例えば、Ａｕメッキ
バンプ）を仮形成する第１工程と、同基板上のバンプ金
属３をテープキヤリア４のインナーリード５に圧着接合
する第２工程と、バンプ基板６より剥離させバンプ金属
３をインナーリード５に転写する第３工程と、バンプ金
属３をインナーリード５に転写したテープキヤリア４を
予め特性検査を終えた半導体チップ１の電極パッド２に
対してボンディングを行う第４工程とを有した実装法で
ある。また、第３図(A)，第３図(B)に示すように、この
実装法に用いるバンプ基板６は、その主平面が平滑なバ
ンプメッキ基板７とメッキ電極となる透明導電膜層８と
絶縁保護膜層９とからなり、バンプメッキ基板７の上層
に透明導電膜層８を、透明導電膜層８の上層に絶縁保護
膜層９を有しているとともに、絶縁保護膜層９は選択的
に開孔部10を備えた構成である。
(A)，第３図(B)に示すような半導体素子の実装法および
その実装に用いる基板が用いられるようになった。以
下、図面を参照しながら説明する。第２図(A)〜第２図
(C)に示すように、半導体素子の実装法はバンプ基板６
上に電解メッキ法でバンプ金属３（例えば、Ａｕメッキ
バンプ）を仮形成する第１工程と、同基板上のバンプ金
属３をテープキヤリア４のインナーリード５に圧着接合
する第２工程と、バンプ基板６より剥離させバンプ金属
３をインナーリード５に転写する第３工程と、バンプ金
属３をインナーリード５に転写したテープキヤリア４を
予め特性検査を終えた半導体チップ１の電極パッド２に
対してボンディングを行う第４工程とを有した実装法で
ある。また、第３図(A)，第３図(B)に示すように、この
実装法に用いるバンプ基板６は、その主平面が平滑なバ
ンプメッキ基板７とメッキ電極となる透明導電膜層８と
絶縁保護膜層９とからなり、バンプメッキ基板７の上層
に透明導電膜層８を、透明導電膜層８の上層に絶縁保護
膜層９を有しているとともに、絶縁保護膜層９は選択的
に開孔部10を備えた構成である。
以上のように構成された実装法およびそれに用いるバン
プ基板６について、以下その動作について説明する。ま
ず、実装法においては、バンプ金属３をバンプ基板６上
に電解メッキ法で仮形成し、仮形成したバンプ金属３を
テープキャリア４のインナーリード５に圧着接合して、
バンプ金属３をバンプ基板３より剥離させてインナーリ
ード５に転写する。その後、特性検査を終えた良品の半
導体チップ１の電極にボンディングを行う。このことよ
り、バンプ金属３を不良の半導体チップ１に形成するこ
とがなく、バンプ金属３の不要の使用を防止し、半導体
チップ１の実装におけるトータルコストを低下させるこ
とができる。
プ基板６について、以下その動作について説明する。ま
ず、実装法においては、バンプ金属３をバンプ基板６上
に電解メッキ法で仮形成し、仮形成したバンプ金属３を
テープキャリア４のインナーリード５に圧着接合して、
バンプ金属３をバンプ基板３より剥離させてインナーリ
ード５に転写する。その後、特性検査を終えた良品の半
導体チップ１の電極にボンディングを行う。このことよ
り、バンプ金属３を不良の半導体チップ１に形成するこ
とがなく、バンプ金属３の不要の使用を防止し、半導体
チップ１の実装におけるトータルコストを低下させるこ
とができる。
また、実装に用いるバンプ金属６においては、透明導電
膜層８が基板端部の外部接続用電極部11でメッキ用電源
に接続され電解メッキ処理を施されることにより、絶縁
保護膜層９の開孔部10において透明導電膜層８を陰極と
してその上にメッキ層が形成される。一般的にメッキ折
出法によるバンプ基板６では、透明導電膜層８はメッキ
時の陰極としての機能を有するとともに、バンプ基板６
に形成したバンプ金属３をインナーリード５へ圧着転写
する際に、バンプ金属３が容易に透明導電膜層８より剥
離する性質を備え、かつバンプ基板６の取扱時にはバン
プ金属３がバンプ基板６より剥離しない程度の接着力を
備えているものを用いる。このことより、バンプ基板６
にはテープキャリア４のインナーリード５へ圧着転写す
るバンプ金属３を形成することができる。しかし、この
とき、該バンプ基板６は第３図(B)に示すように、電解
メッキ処理によって絶縁保護膜層９の開孔部10にメッキ
層を形成するが、透明導電膜層８のシート抵抗により外
部接続用電極部11から遠ざかるにつれてメッキの折出量
が少なくなるので、バンプ基板６に折出されるメッキの
メッキ層の厚さの寸法均一性はあまり高精度ではないと
いう問題点を有していた。
膜層８が基板端部の外部接続用電極部11でメッキ用電源
に接続され電解メッキ処理を施されることにより、絶縁
保護膜層９の開孔部10において透明導電膜層８を陰極と
してその上にメッキ層が形成される。一般的にメッキ折
出法によるバンプ基板６では、透明導電膜層８はメッキ
時の陰極としての機能を有するとともに、バンプ基板６
に形成したバンプ金属３をインナーリード５へ圧着転写
する際に、バンプ金属３が容易に透明導電膜層８より剥
離する性質を備え、かつバンプ基板６の取扱時にはバン
プ金属３がバンプ基板６より剥離しない程度の接着力を
備えているものを用いる。このことより、バンプ基板６
にはテープキャリア４のインナーリード５へ圧着転写す
るバンプ金属３を形成することができる。しかし、この
とき、該バンプ基板６は第３図(B)に示すように、電解
メッキ処理によって絶縁保護膜層９の開孔部10にメッキ
層を形成するが、透明導電膜層８のシート抵抗により外
部接続用電極部11から遠ざかるにつれてメッキの折出量
が少なくなるので、バンプ基板６に折出されるメッキの
メッキ層の厚さの寸法均一性はあまり高精度ではないと
いう問題点を有していた。
（発明の目的） 本発明は前述のバンプ金属形成における問題点に鑑み、
バンプ基板内に形成されるバンプ金属であるメッキ層の
厚さの高精度な均一化を図ることを目的としたバンプ金
属の形成方法およびその方法に用いるバンプ基板を提供
するものである。
バンプ基板内に形成されるバンプ金属であるメッキ層の
厚さの高精度な均一化を図ることを目的としたバンプ金
属の形成方法およびその方法に用いるバンプ基板を提供
するものである。
（発明の構成） 本発明は、バンプメッキ基板と透明導電膜層と絶縁保護
膜層と低抵抗金属層とからなり、前記絶縁保護膜層は所
望局部に開孔部を有し、前記低抵抗金属層はその形状が
前記開孔部より大きい開孔を備えた網目状のものであ
り、かつ前記開孔部と前記低抵抗金属層とまでの最短距
離が略同等であり、前記バンプメッキ基板の上層に透明
導電膜層を有し、前記透明導電膜層の上層に前記絶縁保
護膜層を有するとともに、前記低抵抗金属層を前記バン
プメッキ基板と前記透明導電膜層との間、または前記透
明導電膜層と前記絶縁保護膜層との間に有した構成によ
り、透明導電膜層の等価抵抗を低減させ、バンプ金属の
形成過程におけるメッキ層の金属折出速度の均一化を図
るとともに、メッキ層の層厚の均一化を図り、バンプ金
属の寸法精度を高めることができるものである。
膜層と低抵抗金属層とからなり、前記絶縁保護膜層は所
望局部に開孔部を有し、前記低抵抗金属層はその形状が
前記開孔部より大きい開孔を備えた網目状のものであ
り、かつ前記開孔部と前記低抵抗金属層とまでの最短距
離が略同等であり、前記バンプメッキ基板の上層に透明
導電膜層を有し、前記透明導電膜層の上層に前記絶縁保
護膜層を有するとともに、前記低抵抗金属層を前記バン
プメッキ基板と前記透明導電膜層との間、または前記透
明導電膜層と前記絶縁保護膜層との間に有した構成によ
り、透明導電膜層の等価抵抗を低減させ、バンプ金属の
形成過程におけるメッキ層の金属折出速度の均一化を図
るとともに、メッキ層の層厚の均一化を図り、バンプ金
属の寸法精度を高めることができるものである。
（実施例の説明） 以下、本発明の第１実施例について図面を参照しながら
説明する。第４図は本発明のバンプ基板を示す平面略
図、第５図は同局部拡大図、第６図は同断面拡大図、第
７図は他の構成の基板断面図、第８図はバンプ金属の形
成方法を示す工程図である。
説明する。第４図は本発明のバンプ基板を示す平面略
図、第５図は同局部拡大図、第６図は同断面拡大図、第
７図は他の構成の基板断面図、第８図はバンプ金属の形
成方法を示す工程図である。
第４図〜第６図に示すように、本発明の方法に用いるバ
ンプ基板は平面な面を有するガラス等からなるバンプメ
ッキ基板17の主平面全域に透明導電膜層18を均一に形成
し、同層18上には同層18とのオーミックコンタクト性を
有する低抵抗金属材料からなる電極金属配線網21を絶縁
保護膜層19の開孔部20の外周域を囲んだ形態となるよう
に形成してある。また、電極金属配線網21を含む透明導
電膜層18上には、SiO2膜域はホトレジスト膜の如き選択
開孔が可能な絶縁保護膜層19が全面を被覆せしめた構成
であり、絶縁保護膜層19は第５図、第６図のようにその
一部に開孔部20が形成してあり、同部位では前述の透明
導電膜層18の表面が露出した構成である。
ンプ基板は平面な面を有するガラス等からなるバンプメ
ッキ基板17の主平面全域に透明導電膜層18を均一に形成
し、同層18上には同層18とのオーミックコンタクト性を
有する低抵抗金属材料からなる電極金属配線網21を絶縁
保護膜層19の開孔部20の外周域を囲んだ形態となるよう
に形成してある。また、電極金属配線網21を含む透明導
電膜層18上には、SiO2膜域はホトレジスト膜の如き選択
開孔が可能な絶縁保護膜層19が全面を被覆せしめた構成
であり、絶縁保護膜層19は第５図、第６図のようにその
一部に開孔部20が形成してあり、同部位では前述の透明
導電膜層18の表面が露出した構成である。
さらに、透明導電膜層18と電極金属配線網21との構成
は、上述以外に第７図に示すような構造でもよい。すな
わち、バンプメッキ基板17の主面に対して予め電極金属
配線網21を形成した後、透明導電膜層18および絶縁保護
膜層19を順次被着せしめた構成である。
は、上述以外に第７図に示すような構造でもよい。すな
わち、バンプメッキ基板17の主面に対して予め電極金属
配線網21を形成した後、透明導電膜層18および絶縁保護
膜層19を順次被着せしめた構成である。
以上のように構成されたバンプ基板について、以下その
動作について説明する。バンプ基板16の一端に設けた電
極金属配線網21からなる第４図に示した外部接続用電極
部22にメッキ用電源（図示せず）の陰極を接続し電解メ
ッキ（例えば、Ａｕ電解メッキ）処理を施した場合、メ
ッキはバンブ基板16の開孔部20で露出している透明導電
膜層18を陰極として同部位上に折出積層し、第８図(F)
に示したようなバンプ金属24が形成される。このとき、
バンプ基板16では低抵抗金属層による専用の電極金属配
線網21がバンプ金属形成用の開孔部20の周域に等距離で
形成されているので、透明導電膜層１８の抵抗の影響を
あまり受けずにメッキを析出形成する。すなわち、バン
プ基板１６上のあらゆる部位におけるメッキ条件の均一
化がなされ、メッキ速度の差異によるバンプ金属の寸法
精度のバラツキを抑制することができる。
動作について説明する。バンプ基板16の一端に設けた電
極金属配線網21からなる第４図に示した外部接続用電極
部22にメッキ用電源（図示せず）の陰極を接続し電解メ
ッキ（例えば、Ａｕ電解メッキ）処理を施した場合、メ
ッキはバンブ基板16の開孔部20で露出している透明導電
膜層18を陰極として同部位上に折出積層し、第８図(F)
に示したようなバンプ金属24が形成される。このとき、
バンプ基板16では低抵抗金属層による専用の電極金属配
線網21がバンプ金属形成用の開孔部20の周域に等距離で
形成されているので、透明導電膜層１８の抵抗の影響を
あまり受けずにメッキを析出形成する。すなわち、バン
プ基板１６上のあらゆる部位におけるメッキ条件の均一
化がなされ、メッキ速度の差異によるバンプ金属の寸法
精度のバラツキを抑制することができる。
なお、本実施例のように透明導電膜層および絶縁保護膜
層およびバンプメッキ基板のいずれもに透明な材料を用
いた場合には、電極配線網およびバンプ金属を除くとバ
ンプ基板は透明な基板となるので、転写、ボンディング
時のアライメントを透過方式により実施することも可能
になるという効果が上記の効果に加えて生じる。
層およびバンプメッキ基板のいずれもに透明な材料を用
いた場合には、電極配線網およびバンプ金属を除くとバ
ンプ基板は透明な基板となるので、転写、ボンディング
時のアライメントを透過方式により実施することも可能
になるという効果が上記の効果に加えて生じる。
次にバンプ金属の形成方法について第８図(A)〜第８図
(F)を参照しながら説明する。まず、バンプメッキ基板1
7上の全面に低抵抗金属層23、例えば、銅、ニッケル等
の薄膜を蒸着または無電解メッキで形成する。次に、前
記低抵抗金属層23を選択エッチングして電極金属配線網
21を形成する。そして前記バンプメッキ基板17上に透明
導電膜層18、例えば酸化錫および酸化インジウムからな
る膜をスパッタ蒸着で形成する。それから、シリコンの
酸化膜またはシリコンの窒化膜またはシリコンの樹脂膜
で絶縁保護膜層19を形成する。その後、前記絶縁保護膜
層19を選択エッチングして開孔部20を形成する。そして
最後に、電気メッキ処理を行い、バンブ金属24を形成す
る。以上の形成方法によるバンプ金属24は、低抵抗金属
層からなる前記電極金属配線網21によってバンプ基板全
体の開孔部に均一に電流が供給されるので、寸法精度の
良いものとなる。
(F)を参照しながら説明する。まず、バンプメッキ基板1
7上の全面に低抵抗金属層23、例えば、銅、ニッケル等
の薄膜を蒸着または無電解メッキで形成する。次に、前
記低抵抗金属層23を選択エッチングして電極金属配線網
21を形成する。そして前記バンプメッキ基板17上に透明
導電膜層18、例えば酸化錫および酸化インジウムからな
る膜をスパッタ蒸着で形成する。それから、シリコンの
酸化膜またはシリコンの窒化膜またはシリコンの樹脂膜
で絶縁保護膜層19を形成する。その後、前記絶縁保護膜
層19を選択エッチングして開孔部20を形成する。そして
最後に、電気メッキ処理を行い、バンブ金属24を形成す
る。以上の形成方法によるバンプ金属24は、低抵抗金属
層からなる前記電極金属配線網21によってバンプ基板全
体の開孔部に均一に電流が供給されるので、寸法精度の
良いものとなる。
なお、電極金属配線網21はバンプ基板17の上層に形成し
た透明導電膜層18の上層に形成しても上記の効果と同様
の効果を得ることができる。
た透明導電膜層18の上層に形成しても上記の効果と同様
の効果を得ることができる。
（発明の効果） 以上のように本発明によれば、バンプ基板中に低抵抗金
属層である電極金属配線網を網目状に配置するので、メ
ッキ法によるバンプ金属の仮形成を行う場合でも、バン
プ金属の形成寸法のバラツキのない寸法精度の良いバン
プ金属の仮形成を行うことができるものである。
属層である電極金属配線網を網目状に配置するので、メ
ッキ法によるバンプ金属の仮形成を行う場合でも、バン
プ金属の形成寸法のバラツキのない寸法精度の良いバン
プ金属の仮形成を行うことができるものである。
第１図(A)，(B)は一般的なテープキャリア法の断面略
図、第２図(A)，(B)，(C)は転写バンプボンディング法
を示す断面略図、第３図(A)は同バンプ基板の断面略
図、第３図(B)は同バンプ基板の平面略図、第４図は本
発明のバンプ基板の平面略図、第５図は同局部拡大図、
第６図は同断面図、第７図は他の構成の基板断面図、第
８図(A)〜(F)は本発明のバンプ金属の形成方法の各工程
を示す部分断面図である。 １…半導体チップ、 ２…電極パッド、３，24…バンプ
金属、 ４…テープキャリア、５…インナーリード、
６，16…バンプ基板、 ７，17…バンプメッキ基板、
８，18…透明導電膜層、 ９，19…絶縁保護膜層、 1
0，20…開孔部、 11，22…外部接続用電極部、 21…電極金属配線網、
23…低抵抗金属層。
図、第２図(A)，(B)，(C)は転写バンプボンディング法
を示す断面略図、第３図(A)は同バンプ基板の断面略
図、第３図(B)は同バンプ基板の平面略図、第４図は本
発明のバンプ基板の平面略図、第５図は同局部拡大図、
第６図は同断面図、第７図は他の構成の基板断面図、第
８図(A)〜(F)は本発明のバンプ金属の形成方法の各工程
を示す部分断面図である。 １…半導体チップ、 ２…電極パッド、３，24…バンプ
金属、 ４…テープキャリア、５…インナーリード、
６，16…バンプ基板、 ７，17…バンプメッキ基板、
８，18…透明導電膜層、 ９，19…絶縁保護膜層、 1
0，20…開孔部、 11，22…外部接続用電極部、 21…電極金属配線網、
23…低抵抗金属層。
Claims (3)
- 【請求項１】バンプメッキ基板上に透明導電膜層を形成
する第１工程と、前記透明導電膜層の上層に絶縁保護膜
層を形成する第２工程と、前記絶縁保護膜層の所望局部
に開孔部を形成して前記透明導電膜層の一部に露出部位
を形成する第３工程と、前記露出部位を電極として前記
露出部位に電解メッキ金属を折出させる第４工程とを備
え、前記第１工程前、または前記第１工程と前記第２工
程との間、または前記第２工程と前記第３工程との間に
おいて、各々前記バンプメッキ基板上、透明導電膜層上
に低抵抗金属層を形成する工程を有するとともに、前記
低抵抗金属層の形状を網目状に形成し、かつ前記開孔部
と前記低抵抗金属層とまでの最短距離を略同等に形成し
たことを特徴とするバンプ金属の形成方法。 - 【請求項２】バンプメッキ基板と透明導電膜層と絶縁保
護膜層と低抵抗金属層とからなり、前記絶縁保護膜層は
所望局部に開孔部を有し、前記低抵抗金属層はその形状
が前記開孔部より大きい開孔を備えた網目状のものであ
り、かつ前記開孔部と前記低抵抗金属層とまでの最短距
離が略同等であり、前記バンプメッキ基板の上層に透明
導電膜層を有し、前記透明導電膜層の上層に前記絶縁保
護膜層を有するとともに、前記低抵抗金属層を前記バン
プメッキ基板と前記透明導電膜層との間、または前記透
明導電膜層と前記絶縁保護膜層との間に有したバンプ基
板。 - 【請求項３】バンプメッキ基板が透明である特許請求の
範囲第(2)項記載のバンプ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060994A JPH067552B2 (ja) | 1984-03-30 | 1984-03-30 | バンプ金属の形成方法およびその方法に用いるバンプ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060994A JPH067552B2 (ja) | 1984-03-30 | 1984-03-30 | バンプ金属の形成方法およびその方法に用いるバンプ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60206157A JPS60206157A (ja) | 1985-10-17 |
| JPH067552B2 true JPH067552B2 (ja) | 1994-01-26 |
Family
ID=13158492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060994A Expired - Lifetime JPH067552B2 (ja) | 1984-03-30 | 1984-03-30 | バンプ金属の形成方法およびその方法に用いるバンプ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067552B2 (ja) |
-
1984
- 1984-03-30 JP JP59060994A patent/JPH067552B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60206157A (ja) | 1985-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3751292A (en) | Multilayer metallization system | |
| US5358826A (en) | Method of fabricating metallized chip carries from wafer-shaped substrates | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| JP4049035B2 (ja) | 半導体装置の製造方法 | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| US3747202A (en) | Method of making beam leads on substrates | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| CN111863596B (zh) | 一种晶圆的铜柱与厚膜镀铜结构的制造工艺 | |
| JPH067552B2 (ja) | バンプ金属の形成方法およびその方法に用いるバンプ基板 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPH0195539A (ja) | 半導体装置及びその製造方法 | |
| JPH0758112A (ja) | 半導体装置 | |
| JPH08181423A (ja) | はんだバンプ実装用端子電極構造 | |
| JP2000299339A (ja) | 半導体装置の製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| US20040115942A1 (en) | Bonding pad of a semiconductor device and formation method thereof | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPS6086840A (ja) | 半導体装置の製造方法 | |
| JPH0350734A (ja) | 集積回路の製造方法 | |
| US20220139815A1 (en) | Semiconductor device and method manufacturing thereof | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| KR100225384B1 (ko) | 반도체 칩의 범프 형성방법 | |
| JPH05109659A (ja) | 半導体装置の製造方法 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |