JPH067597B2 - 縦型ｍｏｓｆｅｔ - Google Patents
縦型ｍｏｓｆｅｔInfo
- Publication number
- JPH067597B2 JPH067597B2 JP59192888A JP19288884A JPH067597B2 JP H067597 B2 JPH067597 B2 JP H067597B2 JP 59192888 A JP59192888 A JP 59192888A JP 19288884 A JP19288884 A JP 19288884A JP H067597 B2 JPH067597 B2 JP H067597B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- vertical mosfet
- source
- back gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
- H10D64/647—Schottky drain or source electrodes for IGFETs
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電力用の縦型ＭＯＳＦＥＴに関するものであ
る。
る。
従来例の構成とその問題点 近年、電力用縦型ＭＯＳＦＥＴは、電源回路等の分野で
多く利用されるようになってきた。
多く利用されるようになってきた。
以上、図面を参照しながら、上述したような従来の電力
用縦型ＭＯＳＦＥＴについて説明を行う。
用縦型ＭＯＳＦＥＴについて説明を行う。
第１図は、従来の縦型ＭＯＳＦＥＴの構造断面図を示
す。第１図において、１はソース電極、２は層間絶縁の
ためのSiO2膜、３はゲート電極、４はソース領域、５は
バックゲート領域、６はバックゲート領域５との接合部
の耐圧を向上させるために設けられたドレインバッファ
領域、７はドレイン領域である。
す。第１図において、１はソース電極、２は層間絶縁の
ためのSiO2膜、３はゲート電極、４はソース領域、５は
バックゲート領域、６はバックゲート領域５との接合部
の耐圧を向上させるために設けられたドレインバッファ
領域、７はドレイン領域である。
以上のように構成された縦型ＭＯＳＦＥＴについて、以
下その動作について説明する。まず、構成を具体的に述
べるためにｐチャネル型ＭＯＳＦＥＴの動作について説
明する。尚、この場合は４はｐ+領域、５はｎ領域、６
はｐ-領域、７はｐ+領域となる。ソース４に対してドレ
イン７をマイナス電位とするとし、ゲート３をソース電
位を等しくすると、ゲート３とバックゲート５とのオー
バーラップ部にチャネルは形成されず、ソース４とドレ
イン７に電流は流れない。ゲート３にソース４よりも負
の電圧を印加してゆくと、チャネルがオーバーラップ領
域に形成され、電流が流れる。
下その動作について説明する。まず、構成を具体的に述
べるためにｐチャネル型ＭＯＳＦＥＴの動作について説
明する。尚、この場合は４はｐ+領域、５はｎ領域、６
はｐ-領域、７はｐ+領域となる。ソース４に対してドレ
イン７をマイナス電位とするとし、ゲート３をソース電
位を等しくすると、ゲート３とバックゲート５とのオー
バーラップ部にチャネルは形成されず、ソース４とドレ
イン７に電流は流れない。ゲート３にソース４よりも負
の電圧を印加してゆくと、チャネルがオーバーラップ領
域に形成され、電流が流れる。
次に、従来例のもつ欠点を第２図を用いて説明する。第
２図は、従来の縦型ＭＯＳＦＥＴの等価回路を示すもの
である。１１は、ドレイン電極端子、１２はゲート電極
端子、１３はソース電極端子、１４はバックゲート領域
５とドレインバッファ領域６との間に形成されるダイオ
ード、１５は寄生ＰＮＰトランジスタ、１６はバックゲ
ート領域５の内部抵抗を表わしている。ドレイン電極を
負側に電圧印加してゆくと、終には寄生ダイオード１４
がブレークダウンし、その際に生じるブレークダウン電
流の一部は、寄生バイポーラトランジスタ１５をＯＮに
する働きをする。その結果、ブレークダウン電流は急激
に増大し、素子の破壊に至らせる場合がある。このため
ブレークダウン時に電流を流しても破壊されにくい縦型
ＭＯＳＦＥＴの開発が望まれていた。
２図は、従来の縦型ＭＯＳＦＥＴの等価回路を示すもの
である。１１は、ドレイン電極端子、１２はゲート電極
端子、１３はソース電極端子、１４はバックゲート領域
５とドレインバッファ領域６との間に形成されるダイオ
ード、１５は寄生ＰＮＰトランジスタ、１６はバックゲ
ート領域５の内部抵抗を表わしている。ドレイン電極を
負側に電圧印加してゆくと、終には寄生ダイオード１４
がブレークダウンし、その際に生じるブレークダウン電
流の一部は、寄生バイポーラトランジスタ１５をＯＮに
する働きをする。その結果、ブレークダウン電流は急激
に増大し、素子の破壊に至らせる場合がある。このため
ブレークダウン時に電流を流しても破壊されにくい縦型
ＭＯＳＦＥＴの開発が望まれていた。
発明の目的 本発明は、上記欠点に鑑み、ブレークダウン電流で破壊
を生じないような新しい構造の縦型ＭＯＳＦＥＴを提供
するものである。
を生じないような新しい構造の縦型ＭＯＳＦＥＴを提供
するものである。
発明の構成 この目的を達成するために、本発明の縦型ＭＯＳＦＥＴ
は、ソースとバックゲート間がショットキー接合で形成
されている。この構成によってブレークダウン電流を流
しても寄生バイポーラトランジスタが存在しないため
に、素子の破壊は生じにくくなる。
は、ソースとバックゲート間がショットキー接合で形成
されている。この構成によってブレークダウン電流を流
しても寄生バイポーラトランジスタが存在しないため
に、素子の破壊は生じにくくなる。
実施例の説明 以下、本発明の一実施例について図面を参照しながら説
明する。第３図は本発明の一実施例における縦型ＭＯＳ
ＦＥＴの構造断面図を示すものである。第３図におい
て、２１はソース電極、２２はゲート・ソース間の層間
絶縁のためのSiO2膜、２３はゲート電極、２４はバック
ゲート領域２５とショットキー接合を形成するソース・
ショットキー電極、２５はバックゲート領域、２６はド
レインバッファ層、２７はドレイン領域を示すものであ
る。
明する。第３図は本発明の一実施例における縦型ＭＯＳ
ＦＥＴの構造断面図を示すものである。第３図におい
て、２１はソース電極、２２はゲート・ソース間の層間
絶縁のためのSiO2膜、２３はゲート電極、２４はバック
ゲート領域２５とショットキー接合を形成するソース・
ショットキー電極、２５はバックゲート領域、２６はド
レインバッファ層、２７はドレイン領域を示すものであ
る。
以上のように構成された縦型ＭＯＳＦＥＴについてそれ
以下その動作を説明する。縦型ＭＯＳＦＥＴとしての動
作は従来例と同じである。等価回路を第４図に示す。同
図において、３１はドレイン電極端子、３２はゲート電
極端子、３３はソース電極端子、３４はバックゲートと
ドレインバッファ層間の接合ダイオード、３５はソース
・ショットキー電極とバックゲート間のショットキーダ
イオード、３６はバックゲート領域の内部抵抗である。
寄生のバイポーラトランジスタは存在しない。
以下その動作を説明する。縦型ＭＯＳＦＥＴとしての動
作は従来例と同じである。等価回路を第４図に示す。同
図において、３１はドレイン電極端子、３２はゲート電
極端子、３３はソース電極端子、３４はバックゲートと
ドレインバッファ層間の接合ダイオード、３５はソース
・ショットキー電極とバックゲート間のショットキーダ
イオード、３６はバックゲート領域の内部抵抗である。
寄生のバイポーラトランジスタは存在しない。
以上のように、本実施例によれば、ソース領域がショッ
トキー電極で置き換えられることによって、寄生バイポ
ーラトランジスタの存在を抹消し、ブレークダウン電流
による破壊の問題を解消することができる。
トキー電極で置き換えられることによって、寄生バイポ
ーラトランジスタの存在を抹消し、ブレークダウン電流
による破壊の問題を解消することができる。
なお、本実施例は、ｐチャネル縦型ＭＯＳＦＥＴについ
て説明したが、ｎチャネル縦型ＭＯＳＦＥＴについても
同様のことが言えるのは言うまでもない。
て説明したが、ｎチャネル縦型ＭＯＳＦＥＴについても
同様のことが言えるのは言うまでもない。
発明の効果 以上のように、本発明はソースとバックゲート間をショ
ットキー接合することで、寄生バイボーラトランジスタ
の効果を抹消でき、破壊しにくい縦型ＭＯＳＦＥＴを得
ることができ、その実用的効果は大なるものがある。
ットキー接合することで、寄生バイボーラトランジスタ
の効果を抹消でき、破壊しにくい縦型ＭＯＳＦＥＴを得
ることができ、その実用的効果は大なるものがある。
第１図は、従来の縦型ＭＯＳＦＥＴの構造断面図、第２
図は従来の縦型ＭＯＳＦＥＴの等価回路図、第３図は本
発明の一実施例における縦型ＭＯＳＦＥＴの構造断面
図、第４図は本発明の一実施例における縦型ＭＯＳＦＥ
Ｔの等価回路図である。 ２１……ソース電極、２３……ゲート電極、２４……シ
ョットキー電極、２５……バックゲート領域、２６……
ドレインバッファ層、２７……ドレイン領域。
図は従来の縦型ＭＯＳＦＥＴの等価回路図、第３図は本
発明の一実施例における縦型ＭＯＳＦＥＴの構造断面
図、第４図は本発明の一実施例における縦型ＭＯＳＦＥ
Ｔの等価回路図である。 ２１……ソース電極、２３……ゲート電極、２４……シ
ョットキー電極、２５……バックゲート領域、２６……
ドレインバッファ層、２７……ドレイン領域。
Claims (1)
- 【請求項１】ドレイン領域中にウエルとして形成された
バックゲート領域内部にショットキー接合によるソース
領域が形成され、前記ソース領域と前記ドレイン領域間
の前記バックゲート領域表面にＭＯＳ形ゲートが形成さ
れていることを特徴とする縦型ＭＯＳＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192888A JPH067597B2 (ja) | 1984-09-14 | 1984-09-14 | 縦型ｍｏｓｆｅｔ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59192888A JPH067597B2 (ja) | 1984-09-14 | 1984-09-14 | 縦型ｍｏｓｆｅｔ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170760A JPS6170760A (ja) | 1986-04-11 |
| JPH067597B2 true JPH067597B2 (ja) | 1994-01-26 |
Family
ID=16298642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59192888A Expired - Lifetime JPH067597B2 (ja) | 1984-09-14 | 1984-09-14 | 縦型ｍｏｓｆｅｔ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067597B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02281661A (ja) * | 1989-04-21 | 1990-11-19 | Nec Corp | 縦型電界効果トランジスタ |
| JP5131171B2 (ja) * | 2001-11-21 | 2013-01-30 | 富士電機株式会社 | 半導体装置 |
| WO2018155553A1 (ja) * | 2017-02-24 | 2018-08-30 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58223362A (ja) * | 1982-06-21 | 1983-12-24 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
-
1984
- 1984-09-14 JP JP59192888A patent/JPH067597B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6170760A (ja) | 1986-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0110331A2 (en) | A MOS transistor | |
| JPH0575110A (ja) | 半導体装置 | |
| US5072267A (en) | Complementary field effect transistor | |
| US5089871A (en) | Increased voltage mos semiconductor device | |
| JPS63224260A (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JPS63252480A (ja) | 縦形モス電界効果トランジスタ | |
| JPH03252166A (ja) | Ｍｏｓ型電界効果トランジスタ | |
| JPH067597B2 (ja) | 縦型ｍｏｓｆｅｔ | |
| JPS6180858A (ja) | パワ−ｍｏｓｆｅｔ | |
| JP3249891B2 (ja) | 半導体装置およびその使用方法 | |
| JPS63209169A (ja) | 絶縁ゲ−ト型サイリスタ | |
| JPH0478022B2 (ja) | ||
| JPH0344425B2 (ja) | ||
| JP2005174996A (ja) | 半導体装置 | |
| JPH01134974A (ja) | 縦型ｍｏｓｆｅｔ | |
| JP2818416B2 (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPH0354477B2 (ja) | ||
| JPS62101077A (ja) | 縦型絶縁ゲ−ト形電界効果半導体装置 | |
| JPS58210676A (ja) | 半導体装置 | |
| JP3118893B2 (ja) | 縦型ｍｏｓトランジスタ | |
| JPS58178566A (ja) | 電界効果トランジスタ | |
| JPS6130297Y2 (ja) | ||
| JP2000077539A (ja) | 半導体集積回路 | |
| JPS6255303B2 (ja) | ||
| JPH01293669A (ja) | 縦型ｍｏｓ電界効果トランジスタ |