JPH02281661A - 縦型電界効果トランジスタ - Google Patents
縦型電界効果トランジスタInfo
- Publication number
- JPH02281661A JPH02281661A JP10244889A JP10244889A JPH02281661A JP H02281661 A JPH02281661 A JP H02281661A JP 10244889 A JP10244889 A JP 10244889A JP 10244889 A JP10244889 A JP 10244889A JP H02281661 A JPH02281661 A JP H02281661A
- Authority
- JP
- Japan
- Prior art keywords
- region
- field effect
- electrode
- effect transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は縦型電界効果トランジスタに関する。
第３図は従来の縦型電界効果トランジスタの一例の断面
模式図である。
模式図である。
Ｎ＋シリコン基板１の上にＮ−ドレイン領域２を設け、
この中にＰベース領域３を設ける。Ｐベース領域３内に
Ｎ＋ソース領域４を設ける。ゲート酸化膜６を介してゲ
ート電ＩＦ＋７を設ける。酸化膜８を被覆した後、開口
し、ソース電極９を設け、基板裏面にトレイン電極１０
を形成する。
この中にＰベース領域３を設ける。Ｐベース領域３内に
Ｎ＋ソース領域４を設ける。ゲート酸化膜６を介してゲ
ート電ＩＦ＋７を設ける。酸化膜８を被覆した後、開口
し、ソース電極９を設け、基板裏面にトレイン電極１０
を形成する。
このような縦型電解トランジスタにおいては、Ｎドレイ
ン領域２をコレクタ、Ｐベース領域３をベース、Ｎ“ソ
ース領域４をエミッタとする寄生ＮＰＮ）ランジスタが
形成される。
ン領域２をコレクタ、Ｐベース領域３をベース、Ｎ“ソ
ース領域４をエミッタとする寄生ＮＰＮ）ランジスタが
形成される。
上述した従来の縦型電界効果トランジスタは、寄生トラ
ンジスタを内蔵した構造であるため、この寄生トランジ
スタが導通した場合、電流集中により破壊するこいう問
題がある。寄生トランジスタが導通し難いようにするた
めにベース抵抗を小さくし、直流増幅率ｈＰＥを小さく
する方法もあるが、そのようにすると、他の特性に大き
く影響するため、条件出しが難しい等の問題がある。
ンジスタを内蔵した構造であるため、この寄生トランジ
スタが導通した場合、電流集中により破壊するこいう問
題がある。寄生トランジスタが導通し難いようにするた
めにベース抵抗を小さくし、直流増幅率ｈＰＥを小さく
する方法もあるが、そのようにすると、他の特性に大き
く影響するため、条件出しが難しい等の問題がある。
本発明の縦型電界効果トランジスタは、ドレイン領域と
なる一導電型半導体基板と、該半導体基板の表面に形成
された逆導電型ベース領域と、前記ベース領域内に埋込
まれた金属珪化物で形成されるソース領域と、前記ソー
ス領域の表面端部から前記ベース領域の表面の端部まで
の上方に絶縁膜を介して設けられたゲート電極と、前記
半導体基板の裏面に設けらてたドレイン電極とを含んで
構成される。
なる一導電型半導体基板と、該半導体基板の表面に形成
された逆導電型ベース領域と、前記ベース領域内に埋込
まれた金属珪化物で形成されるソース領域と、前記ソー
ス領域の表面端部から前記ベース領域の表面の端部まで
の上方に絶縁膜を介して設けられたゲート電極と、前記
半導体基板の裏面に設けらてたドレイン電極とを含んで
構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の断面図模式図である。
Ｎ＋シリコン基板１をＮドレイン領域とし、この上にＮ
−ドレイン領域２をエピタキシャル成長させ、Ｐベース
領域３を形成する。
−ドレイン領域２をエピタキシャル成長させ、Ｐベース
領域３を形成する。
表面に酸化膜を設け、ソース領域を形成する部分に窓を
あけ、Ｐベース領域３をエツチングして凹部を形成する
。ＣＶＤ法を用いて珪化モリブデン、珪化チタン等の金
属珪化物を凹部を埋める厚さに堆積する。酸化膜を除去
することにより珪化物層５が凹部にのみ形成される。こ
れをソース領域とする。
あけ、Ｐベース領域３をエツチングして凹部を形成する
。ＣＶＤ法を用いて珪化モリブデン、珪化チタン等の金
属珪化物を凹部を埋める厚さに堆積する。酸化膜を除去
することにより珪化物層５が凹部にのみ形成される。こ
れをソース領域とする。
次に、ゲート酸化膜６を設け、その上に多結晶シリコン
でゲート電極７を形成する。ゲート電極７の端部と珪化
物Ｍ５の端部とは位Ｗ整合するように形成する。ＣＶＤ
法を用いて酸化１１ｉ８を堆積し、珪化物層５の上部に
穴あけし、ＡＪＩ等の金属でソース電極９を形成し、シ
リコン基板１の裏面にドレイン電極１０を形成する。
でゲート電極７を形成する。ゲート電極７の端部と珪化
物Ｍ５の端部とは位Ｗ整合するように形成する。ＣＶＤ
法を用いて酸化１１ｉ８を堆積し、珪化物層５の上部に
穴あけし、ＡＪＩ等の金属でソース電極９を形成し、シ
リコン基板１の裏面にドレイン電極１０を形成する。
第２図は第１図に示す実施例の動作を説明するための断
面図模式図である。
面図模式図である。
ゲート電極７に電圧を印加することによりチャネル領域
に反転層１１が形成される。ソース電極９とドレイン電
極との間に電圧を印加すると、ソース電極９から出た電
子は、珪化物層５からゲート電極７の直下のＰベース領
域３、反転層１１を通過し、ドレイン電極ｌＯに至る。
に反転層１１が形成される。ソース電極９とドレイン電
極との間に電圧を印加すると、ソース電極９から出た電
子は、珪化物層５からゲート電極７の直下のＰベース領
域３、反転層１１を通過し、ドレイン電極ｌＯに至る。
本発明では、寄生トランジスタのエミッタになる部分（
第３図のＮ＋ソース領域４）を珪化物層５で置き換えた
ので、ＮＰＮの寄生トランジスタが形成されない。この
ため、希望しない電流が流れることもなく、電流集中に
よりトランジスタが破壊されることもない。
第３図のＮ＋ソース領域４）を珪化物層５で置き換えた
ので、ＮＰＮの寄生トランジスタが形成されない。この
ため、希望しない電流が流れることもなく、電流集中に
よりトランジスタが破壊されることもない。
また、寄生トランジスタの導通を抑制するためのＰベー
ス領域３の不純物濃度の制限を受けなくてすむ、従って
Ｐベース領域３の不純物濃度は、インタ〉タンス負荷耐
量その他の特性が最適となるように選定することができ
る。
ス領域３の不純物濃度の制限を受けなくてすむ、従って
Ｐベース領域３の不純物濃度は、インタ〉タンス負荷耐
量その他の特性が最適となるように選定することができ
る。
上記実施例は、Ｎチャネル型で説明したが、Ｐチャネル
型の場合も全く同様に本発明を適用できることはもちろ
んである。
型の場合も全く同様に本発明を適用できることはもちろ
んである。
以上説明したように、本発明は、縦型電界効果トランジ
スタのソース領域を金属珪化物で形成して寄生トランジ
スタの存在をなくしたので、インダクタンス負荷耐量を
大きくすることができるという効果がある。
スタのソース領域を金属珪化物で形成して寄生トランジ
スタの存在をなくしたので、インダクタンス負荷耐量を
大きくすることができるという効果がある。
第１図は本発明の一実施例の断面模式図、第２図は第１
図に示す実施例の動作を説明するための断面模式図、第
３図は従来の縦型電界効果トランジスタの一例の断面模
式図である。 １・・・Ｎ＋シリコン基板、２・・・Ｎドレイン領域、
３・・・Ｐベース領域、４・・・Ｎ＋ソース領域、５・
・・珪化物層、６・・・ゲート酸化膜、７・・・ゲート
電極、８・・・酸化膜、９・・・ソース電極、１０・・
−トレイン電極、１１・・・反転層、１２・・・空乏層
。
図に示す実施例の動作を説明するための断面模式図、第
３図は従来の縦型電界効果トランジスタの一例の断面模
式図である。 １・・・Ｎ＋シリコン基板、２・・・Ｎドレイン領域、
３・・・Ｐベース領域、４・・・Ｎ＋ソース領域、５・
・・珪化物層、６・・・ゲート酸化膜、７・・・ゲート
電極、８・・・酸化膜、９・・・ソース電極、１０・・
−トレイン電極、１１・・・反転層、１２・・・空乏層
。
Claims (1)
- ドレイン領域となる一導電型半導体基板と、該半導体基
板の表面に形成された逆導電型ベース領域と、前記ベー
ス領域内に埋込まれた金属珪化物で形成されるソース領
域と、前記ソース領域の表面端部から前記ベース領域の
表面の端部までの上方に絶縁膜を介して設けられたゲー
ト電極と、前記半導体基板の裏面に設けらてたドレイン
電極とを含むことを特徴とする縦型電界効果トランジス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244889A JPH02281661A (ja) | 1989-04-21 | 1989-04-21 | 縦型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10244889A JPH02281661A (ja) | 1989-04-21 | 1989-04-21 | 縦型電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02281661A true JPH02281661A (ja) | 1990-11-19 |
Family
ID=14327753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10244889A Pending JPH02281661A (ja) | 1989-04-21 | 1989-04-21 | 縦型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02281661A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013254842A (ja) * | 2012-06-07 | 2013-12-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068656A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6170760A (ja) * | 1984-09-14 | 1986-04-11 | Matsushita Electronics Corp | 縦型ｍｏｓｆｅｔ |
| JPH01152671A (ja) * | 1987-12-09 | 1989-06-15 | Fujitsu Ltd | 縦型絶縁ゲートトランジスタ |
-
1989
- 1989-04-21 JP JP10244889A patent/JPH02281661A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6068656A (ja) * | 1983-09-26 | 1985-04-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6170760A (ja) * | 1984-09-14 | 1986-04-11 | Matsushita Electronics Corp | 縦型ｍｏｓｆｅｔ |
| JPH01152671A (ja) * | 1987-12-09 | 1989-06-15 | Fujitsu Ltd | 縦型絶縁ゲートトランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013254842A (ja) * | 2012-06-07 | 2013-12-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5153683A (en) | Field effect transistor | |
| JPS6359545B2 (ja) | ||
| JPH0621468A (ja) | 絶縁ゲート型半導体装置 | |
| JPS63141375A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
| JPS634683A (ja) | 電界効果トランジスタ | |
| JP4620368B2 (ja) | 半導体装置の製造方法 | |
| US7268378B1 (en) | Structure for reduced gate capacitance in a JFET | |
| JPH0194672A (ja) | 縦形ｍｏｓｆｅｔ | |
| JP2001094099A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JPH02281661A (ja) | 縦型電界効果トランジスタ | |
| JP2963750B2 (ja) | 半導体装置 | |
| JPH0465549B2 (ja) | ||
| EP0481965B1 (en) | Method of manufacturing step-cut insulated gate static induction transistors | |
| JP2009170598A (ja) | 半導体装置及びその製造方法 | |
| JP2002094061A (ja) | 半導体装置及びその製造方法 | |
| JPS60107866A (ja) | 半導体装置 | |
| JP3048261B2 (ja) | 半導体装置の製造方法 | |
| JPH0513758A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JP2540754B2 (ja) | 高耐圧トランジスタ | |
| JPH0715018A (ja) | 電界効果トランジスタ | |
| JPH0548109A (ja) | 縦型ｍｏｓトランジスタおよびその製造方法 | |
| US20020137322A1 (en) | Reduced mask count process for manufacture of mosgated device | |
| JPH08115924A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JP2004022555A (ja) | 絶縁ゲート型電界効果トランジスタおよびその製造方法 | |
| JP2003109972A (ja) | 半導体装置 |