JPH067659B2 - 読取り装置 - Google Patents
読取り装置Info
- Publication number
- JPH067659B2 JPH067659B2 JP59095320A JP9532084A JPH067659B2 JP H067659 B2 JPH067659 B2 JP H067659B2 JP 59095320 A JP59095320 A JP 59095320A JP 9532084 A JP9532084 A JP 9532084A JP H067659 B2 JPH067659 B2 JP H067659B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- parallel
- analog switches
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、複数の受光素子を用いて原稿などを光学的に
読み取るための装置に関する。
読み取るための装置に関する。
背景技術 第１図は典型的な先行技術である各ファクシミリ送信機
の構成を示す図である。ファクシミリ送信機のいわゆる
ホトセンサアレイは、複数の受光検出ユニットＵ１〜Ｕ
ｎから成る。図中において受光検出ユニットＵ１〜Ｕｎ
の構成はその等価回路によって示されている。共通電極
１上にはアモルファスシリコン光導電体が配置されて、
原稿の幅方向に一列に配置されたホトダイオードＤ１〜
Ｄｎを構成する。各ホトダイオードＤ１〜Ｄｎは個別的
にアナログスイッチＳ１〜Ｓｎを介してライン２に接地
される。共通電極１は浮遊容量ＣＳ有し、その共通電極
１に接続されるライン３と前記ライン２との間には、負
荷抵抗ＲＬとバイアス電源Ｅとが接続されている。アナ
ログスイッチＳ１〜Ｓｎはシフトレジスタなどによって
構成される制御回路４によって順次導通して走査され
る。たとえばアナログスイッチＳ１が導通されたとき、
残余のアナログスイッチＳ２〜Ｓｎは遮断される。次に
アナログスイッチＳ２が導通され、残余のすべてのアナ
ログスイッチＳ１，Ｓ３〜Ｓｎは遮断される。ホトダイ
オードＤ１〜Ｄｎは蓄積コンデンサＣ１１〜Ｃｎ１を有
する。またアナログスイッチＳ１〜Ｓｎは入力容量Ｃ１
２〜Ｃｎ２と導通抵抗Ｒ１〜Ｒｎを有する。ホトダイオ
ードＤ１〜Ｄｎが受光しているときアナログスイッチＳ
１〜Ｓｎが導通すると、バイアス電源Ｅから負荷抵抗Ｒ
Ｌを介して電流が流れ、受光量に対応した波形が、ライ
ン３に接続された結合コンデンサＣＰを介して増幅器５
に出力される。増幅器５によって増幅された前記波形は
サンプルホールド回路６に入力される。サンプルホール
ド回路は、２つの演算増幅器Ａ１，Ａ２と、アナログス
イッチＳＡと、信号をホールドするホールドコンデンサ
ＣＡとを含み、そのアナログスイッチＳＡは前記制御回
路４によって制御される。増幅器５から出た信号は微分
波形であり、そのピーク値をサンプルホールド回路６に
よってホールドされる。サンプルホールド回路６によっ
てホールドされた信号はＡ／Ｄ（アナログ／デジタル）
変換器７に入力され、デジタル値に変換された後、デジ
タル化された画像信号として出力端子８に出力される。
第２図（１）は前記サンプルホールド回路６に入力され
る微分波形を示し、第２図（２）はそのホールド信号を
示す。このサンプルホールド回路６では前記微分波形の
ピーク電圧ＶＰがサンプリングされるが、そのピーク電
圧ＶＰ付近の電位差ΔＶは僅かの時間のずれΔｔに対し
て大きく変化する。サンプル信号によるサンプリングの
タイミングが温度などによって変動すると、前記ピーク
電圧ＶＰがサンプリングされず、そのホールドされる電
圧に大きな誤差が発生することになる。このことによっ
て検出信号に対応した画像記号を得ることができない。
の構成を示す図である。ファクシミリ送信機のいわゆる
ホトセンサアレイは、複数の受光検出ユニットＵ１〜Ｕ
ｎから成る。図中において受光検出ユニットＵ１〜Ｕｎ
の構成はその等価回路によって示されている。共通電極
１上にはアモルファスシリコン光導電体が配置されて、
原稿の幅方向に一列に配置されたホトダイオードＤ１〜
Ｄｎを構成する。各ホトダイオードＤ１〜Ｄｎは個別的
にアナログスイッチＳ１〜Ｓｎを介してライン２に接地
される。共通電極１は浮遊容量ＣＳ有し、その共通電極
１に接続されるライン３と前記ライン２との間には、負
荷抵抗ＲＬとバイアス電源Ｅとが接続されている。アナ
ログスイッチＳ１〜Ｓｎはシフトレジスタなどによって
構成される制御回路４によって順次導通して走査され
る。たとえばアナログスイッチＳ１が導通されたとき、
残余のアナログスイッチＳ２〜Ｓｎは遮断される。次に
アナログスイッチＳ２が導通され、残余のすべてのアナ
ログスイッチＳ１，Ｓ３〜Ｓｎは遮断される。ホトダイ
オードＤ１〜Ｄｎは蓄積コンデンサＣ１１〜Ｃｎ１を有
する。またアナログスイッチＳ１〜Ｓｎは入力容量Ｃ１
２〜Ｃｎ２と導通抵抗Ｒ１〜Ｒｎを有する。ホトダイオ
ードＤ１〜Ｄｎが受光しているときアナログスイッチＳ
１〜Ｓｎが導通すると、バイアス電源Ｅから負荷抵抗Ｒ
Ｌを介して電流が流れ、受光量に対応した波形が、ライ
ン３に接続された結合コンデンサＣＰを介して増幅器５
に出力される。増幅器５によって増幅された前記波形は
サンプルホールド回路６に入力される。サンプルホール
ド回路は、２つの演算増幅器Ａ１，Ａ２と、アナログス
イッチＳＡと、信号をホールドするホールドコンデンサ
ＣＡとを含み、そのアナログスイッチＳＡは前記制御回
路４によって制御される。増幅器５から出た信号は微分
波形であり、そのピーク値をサンプルホールド回路６に
よってホールドされる。サンプルホールド回路６によっ
てホールドされた信号はＡ／Ｄ（アナログ／デジタル）
変換器７に入力され、デジタル値に変換された後、デジ
タル化された画像信号として出力端子８に出力される。
第２図（１）は前記サンプルホールド回路６に入力され
る微分波形を示し、第２図（２）はそのホールド信号を
示す。このサンプルホールド回路６では前記微分波形の
ピーク電圧ＶＰがサンプリングされるが、そのピーク電
圧ＶＰ付近の電位差ΔＶは僅かの時間のずれΔｔに対し
て大きく変化する。サンプル信号によるサンプリングの
タイミングが温度などによって変動すると、前記ピーク
電圧ＶＰがサンプリングされず、そのホールドされる電
圧に大きな誤差が発生することになる。このことによっ
て検出信号に対応した画像記号を得ることができない。
ライン３からの出力には、第３図（１）に示されるよう
に、アナログスイッチＳ１〜Ｓｎのスイッチング動作に
起因したノイズ成分ＮがホトダイオードＤ１〜Ｄｎの検
出信号成分Ｌとともに含まれることがある。第３図
（２）に示されているホールド信号によって期間Ｗ１の
間で前記波形がサンプリングされると、第３図（３）に
示すようにラインｌ１を０レベルとして、ノイズ成分Ｎ
が含まれた電圧Ｖｎがホールドされることになる。この
ノイズ成分Ｎが含まれた電圧ＶｎがＡ／Ｄ変換器７に入
力されることによって、この読取り装置のＳ／Ｎ（信号
／雑音）比が低下する。
に、アナログスイッチＳ１〜Ｓｎのスイッチング動作に
起因したノイズ成分ＮがホトダイオードＤ１〜Ｄｎの検
出信号成分Ｌとともに含まれることがある。第３図
（２）に示されているホールド信号によって期間Ｗ１の
間で前記波形がサンプリングされると、第３図（３）に
示すようにラインｌ１を０レベルとして、ノイズ成分Ｎ
が含まれた電圧Ｖｎがホールドされることになる。この
ノイズ成分Ｎが含まれた電圧ＶｎがＡ／Ｄ変換器７に入
力されることによって、この読取り装置のＳ／Ｎ（信号
／雑音）比が低下する。
電界効果トランジスタなどによって実現される各アナロ
グスイッチＳ１〜Ｓｎ毎の入力容量Ｃ１２〜Ｃｎ２およ
びその導通抵抗Ｒ１〜Ｒｎはばらつきがある。ホトダイ
オードＤ１〜Ｄｎの受光量が同一であったとしても、出
力信号のレベルが異なる結果になる。
グスイッチＳ１〜Ｓｎ毎の入力容量Ｃ１２〜Ｃｎ２およ
びその導通抵抗Ｒ１〜Ｒｎはばらつきがある。ホトダイ
オードＤ１〜Ｄｎの受光量が同一であったとしても、出
力信号のレベルが異なる結果になる。
目的 本発明の目的は、受光素子からの検出信号の読取り誤差
が生じないようにした読取り装置を提供することであ
る。
が生じないようにした読取り装置を提供することであ
る。
本発明の他の目的は、受光素子による検出信号を走査す
るためのスイッチの特性のばらつきが存在しても出力信
号に影響が出ないようにした読取り装置を提供すること
である。
るためのスイッチの特性のばらつきが存在しても出力信
号に影響が出ないようにした読取り装置を提供すること
である。
本発明のさらに他の目的は、Ｓ／Ｎ比が向上された読取
り装置を提供することである。
り装置を提供することである。
発明の構成 本発明は、（ａ）複数の受光検出ユニットＵ１〜Ｕｎが
共通ライン３と接地ライン２との間に並列に接続され、 （ｂ）各受光検出ユニットＵ１〜Ｕｎは、 並列の蓄積容量Ｃ１１〜Ｃｎ１を有し、共通ライン３に
カソード側が接続されるホトダイオードＤ１〜Ｄｎと、 並列の入力容量Ｃ１２〜Ｃｎ２を有し、走査信号に応答
して導通する個別アナログスイッチＳ１〜Ｓｎとが直列
に接続されて構成され、 （ｃ）ホトダイオードＤ１〜Ｄｎに逆方向に電圧を与え
る直流電源Ｅと、負荷抵抗ＲＬとが直列に接続されて構
成され、受光検出ユニットＵ１〜Ｕｎに並列に接続され
る直列回路と、 （ｄ）受光検出ユニットＵ１〜Ｕｎと前記直列回路とが
共通接続される前記直流電源Ｅの正側の共通ライン３か
らの信号を導出する結合コンデンサＣｐと、 （ｅ）結合コンデンサＣｐの出力を積分する積分回路９
であって、 結合コンデンサＣｐに直列に接続される利得設定用抵抗
Ｒ１１と、 利得設定用抵抗Ｒ１１に一方の入力が接続され、接地ラ
イン２が他方の入力に接続される演算増幅器１０と、 演算増幅器１０の前記一方入力と出力との間に接続され
る低域利得制限抵抗Ｒ１２と、 低域利得制限抵抗Ｒ１２に並列に接続される積分用コン
デンサＣＩと、 低域利得制限抵抗Ｒ１２に並列に接続され、制御信号に
よって導通するリセット用アナログスイッチＳＷとを有
する積分回路９と、 （ｆ）個別アナログスイッチＳ１〜Ｓｎに走査信号を順
次的に与えて、それらの個別アナログスイッチＳ１〜Ｓ
ｎの１つを導通し残余のすべてを遮断させながら走査
し、 この各個別アナログスイッチＳ１〜Ｓｎの導通期間中に
おいて、 制御信号を、個別アナログスイッチＳ１〜Ｓｎの導通時
に生じるノイズ成分Ｎの発生期間Ｗ３よりも長い期間Ｗ
２だけ発生して、リセット用アナログスイッチＳＷに与
え、 各制御信号の相互間の期間Ｗ４は、ホトダイオードＤ１
〜Ｄｎの受光量に対応した信号成分Ｌを積分するに必要
な時間以上に定められる制御手段４とを含むことを特徴
とする読取り装置である。
共通ライン３と接地ライン２との間に並列に接続され、 （ｂ）各受光検出ユニットＵ１〜Ｕｎは、 並列の蓄積容量Ｃ１１〜Ｃｎ１を有し、共通ライン３に
カソード側が接続されるホトダイオードＤ１〜Ｄｎと、 並列の入力容量Ｃ１２〜Ｃｎ２を有し、走査信号に応答
して導通する個別アナログスイッチＳ１〜Ｓｎとが直列
に接続されて構成され、 （ｃ）ホトダイオードＤ１〜Ｄｎに逆方向に電圧を与え
る直流電源Ｅと、負荷抵抗ＲＬとが直列に接続されて構
成され、受光検出ユニットＵ１〜Ｕｎに並列に接続され
る直列回路と、 （ｄ）受光検出ユニットＵ１〜Ｕｎと前記直列回路とが
共通接続される前記直流電源Ｅの正側の共通ライン３か
らの信号を導出する結合コンデンサＣｐと、 （ｅ）結合コンデンサＣｐの出力を積分する積分回路９
であって、 結合コンデンサＣｐに直列に接続される利得設定用抵抗
Ｒ１１と、 利得設定用抵抗Ｒ１１に一方の入力が接続され、接地ラ
イン２が他方の入力に接続される演算増幅器１０と、 演算増幅器１０の前記一方入力と出力との間に接続され
る低域利得制限抵抗Ｒ１２と、 低域利得制限抵抗Ｒ１２に並列に接続される積分用コン
デンサＣＩと、 低域利得制限抵抗Ｒ１２に並列に接続され、制御信号に
よって導通するリセット用アナログスイッチＳＷとを有
する積分回路９と、 （ｆ）個別アナログスイッチＳ１〜Ｓｎに走査信号を順
次的に与えて、それらの個別アナログスイッチＳ１〜Ｓ
ｎの１つを導通し残余のすべてを遮断させながら走査
し、 この各個別アナログスイッチＳ１〜Ｓｎの導通期間中に
おいて、 制御信号を、個別アナログスイッチＳ１〜Ｓｎの導通時
に生じるノイズ成分Ｎの発生期間Ｗ３よりも長い期間Ｗ
２だけ発生して、リセット用アナログスイッチＳＷに与
え、 各制御信号の相互間の期間Ｗ４は、ホトダイオードＤ１
〜Ｄｎの受光量に対応した信号成分Ｌを積分するに必要
な時間以上に定められる制御手段４とを含むことを特徴
とする読取り装置である。
実施例 第４図は本発明の一実施例の構成を示す図である。第４
図は第１図の構成に類似し、その対応する部分には同一
の参照符を付した。ファクシミリ送信機などにおいて原
稿などを光学的に読み取るための受光検出ユニットＵ１
〜Ｕｎが備えられる。ライン３には、制御回路４からの
制御信号によって走査された受光検出ユニットＵ１〜Ｕ
ｎからの信号が導出される。アナログスイッチＳ１〜Ｓ
ｎが開いているとき、蓄積コンデンサＣ１〜Ｃｎはバイ
アス電源Ｅによってすでに充電されている。
図は第１図の構成に類似し、その対応する部分には同一
の参照符を付した。ファクシミリ送信機などにおいて原
稿などを光学的に読み取るための受光検出ユニットＵ１
〜Ｕｎが備えられる。ライン３には、制御回路４からの
制御信号によって走査された受光検出ユニットＵ１〜Ｕ
ｎからの信号が導出される。アナログスイッチＳ１〜Ｓ
ｎが開いているとき、蓄積コンデンサＣ１〜Ｃｎはバイ
アス電源Ｅによってすでに充電されている。
たとえばホトダイオードＤ１が受光したときそのホトダ
イオードＤ１が導通し、これによつて蓄積コンデンサＣ
１の電荷が放電される。このことによってホトダイオー
ドＤ１には、時間ｔの関数である光電流ｉ(t)が流れ
る。この光電流ｉ(t)の関数となるのはホトダイオード
Ｄ１の逆バイアス時の等価抵抗Ｒ（図示せず）、ホトダ
イオードＤ１の蓄積容量Ｃ１１およびアナログスイッチ
Ｓ１の入力容量Ｃ１２である。この光電流ｉ(t)はつぎ
の第１式によって示される。
イオードＤ１が導通し、これによつて蓄積コンデンサＣ
１の電荷が放電される。このことによってホトダイオー
ドＤ１には、時間ｔの関数である光電流ｉ(t)が流れ
る。この光電流ｉ(t)の関数となるのはホトダイオード
Ｄ１の逆バイアス時の等価抵抗Ｒ（図示せず）、ホトダ
イオードＤ１の蓄積容量Ｃ１１およびアナログスイッチ
Ｓ１の入力容量Ｃ１２である。この光電流ｉ(t)はつぎ
の第１式によって示される。
第１式において、Ｖはバイアス電流Ｅの電圧である。
この光電流ｉ(t)が生じることによってライン３には出
力電流Ｉ(t)が生じることになる。この出力電流Ｉ(t)の
関数となるのは負荷抵抗ＲＬ、共通電力１の浮遊容量Ｃ
Ｓ、ホトダイオードＤ１の蓄積容量Ｃ１１、アナログス
イッチのＳ１の入力容量Ｃ１２およびアナログスイッチ
Ｓ１の導通抵抗Ｒ１である。この出力抵抗Ｉ(t)と光電
流ｉ(t)の関係は電荷の保存則から次の第２式のように
なる。
力電流Ｉ(t)が生じることになる。この出力電流Ｉ(t)の
関数となるのは負荷抵抗ＲＬ、共通電力１の浮遊容量Ｃ
Ｓ、ホトダイオードＤ１の蓄積容量Ｃ１１、アナログス
イッチのＳ１の入力容量Ｃ１２およびアナログスイッチ
Ｓ１の導通抵抗Ｒ１である。この出力抵抗Ｉ(t)と光電
流ｉ(t)の関係は電荷の保存則から次の第２式のように
なる。
Ｉ(t)dt＝ｉ(t)dt…（２） 第２式で示されるように、光電流ｉ(t)と等しい出力電
流Ｉ(t)がライン３に導出されることによって、その出
力電流Ｉ(t)と負荷抵抗ＲＬの積で表わされる出力電圧
Ｖ１が結合コンデンサＣＰを介して増幅器５で増幅さ
れ、積分回路９に出力される。このとき出力電圧Ｖ１の
積分値は次の第３式で表わされる。
流Ｉ(t)がライン３に導出されることによって、その出
力電流Ｉ(t)と負荷抵抗ＲＬの積で表わされる出力電圧
Ｖ１が結合コンデンサＣＰを介して増幅器５で増幅さ
れ、積分回路９に出力される。このとき出力電圧Ｖ１の
積分値は次の第３式で表わされる。
▲∫∞ 0▼Ｖ１(t)dt＝ＲＬ∫∞ 0▼Ｉ(t)dt…（３） 積分回路９からの出力電圧Ｖ２値は入力電圧Ｖ１の積分
した値であるから、第１図ないし第３図からその出力電
圧Ｖ２は負荷抵抗ＲＬ、ダイオードＤ１の蓄積容量Ｃ１
２、アナログスイッチＳ１の入力容量Ｃ１２の関数であ
り、アナログスイッチＳ１の導通抵抗Ｒ１は無視でき
る。また出力電圧Ｖ２はアナログスイッチＳ１の入力容
量Ｃ１２に影響を受ける。しかしそのアナログスイッチ
Ｓ１の入力容量Ｃ１２はたとえば、ホトダイオードＤ１
に蓄積容量Ｃ１の１／１０の大きさであり、第１式に示
されるようにその入力容量Ｃ１２はホトダイオードＤ１
の蓄積容量Ｃ１との和で出力電圧Ｖ２に影響を与えるた
め、たとえばアナログスイッチの入力容量Ｃ１２のばら
つきが±３０％としても、±３％の程度しか提供を与え
ないことになる。このことによって積分回路９の出力電
圧Ｖ２には、アナログスイッチＳ１の特性のばらつきが
影響されない。このとき前記浮遊容量ＣＳが何等かの理
由で大きくなったとき、読取り速度を低下させないため
に負荷抵抗ＲＬを小さくすると、前記積分回路９からの
出力電圧Ｖ２が低下するので、共通電極１を分割してこ
の浮遊容量Ｃ１２を小さくすることができる。
した値であるから、第１図ないし第３図からその出力電
圧Ｖ２は負荷抵抗ＲＬ、ダイオードＤ１の蓄積容量Ｃ１
２、アナログスイッチＳ１の入力容量Ｃ１２の関数であ
り、アナログスイッチＳ１の導通抵抗Ｒ１は無視でき
る。また出力電圧Ｖ２はアナログスイッチＳ１の入力容
量Ｃ１２に影響を受ける。しかしそのアナログスイッチ
Ｓ１の入力容量Ｃ１２はたとえば、ホトダイオードＤ１
に蓄積容量Ｃ１の１／１０の大きさであり、第１式に示
されるようにその入力容量Ｃ１２はホトダイオードＤ１
の蓄積容量Ｃ１との和で出力電圧Ｖ２に影響を与えるた
め、たとえばアナログスイッチの入力容量Ｃ１２のばら
つきが±３０％としても、±３％の程度しか提供を与え
ないことになる。このことによって積分回路９の出力電
圧Ｖ２には、アナログスイッチＳ１の特性のばらつきが
影響されない。このとき前記浮遊容量ＣＳが何等かの理
由で大きくなったとき、読取り速度を低下させないため
に負荷抵抗ＲＬを小さくすると、前記積分回路９からの
出力電圧Ｖ２が低下するので、共通電極１を分割してこ
の浮遊容量Ｃ１２を小さくすることができる。
積分回路９はたとえば第４図のように演算増幅器１０、
抵抗Ｒ１１，Ｒ１２、コンデンサＣＩ、スイッチＳＷか
ら成る。増幅器５からの信号が入力される演算増幅器１
０の反転端子には利得設定用抵抗Ｒ１１が接続され、こ
の演算増幅器１０の非反転端子は接地される。この演算
増幅器１０と並列に低域利得制限抵抗Ｒ１２と積分コン
デンサＣＩとリセット用アナログスイッチＳＷが接続さ
れる。リセット用アナログスイッチＳＷは、制御回路４
からのリセット制御信号Ｐによつて作動される。
抵抗Ｒ１１，Ｒ１２、コンデンサＣＩ、スイッチＳＷか
ら成る。増幅器５からの信号が入力される演算増幅器１
０の反転端子には利得設定用抵抗Ｒ１１が接続され、こ
の演算増幅器１０の非反転端子は接地される。この演算
増幅器１０と並列に低域利得制限抵抗Ｒ１２と積分コン
デンサＣＩとリセット用アナログスイッチＳＷが接続さ
れる。リセット用アナログスイッチＳＷは、制御回路４
からのリセット制御信号Ｐによつて作動される。
第５図（１）には、積分回路９の入力電圧Ｖ１の波形が
示され、第５図（２）にアナログスイッチＳＷを制御す
る制御信号Ｐの波形が示され、第５図（３）には積分回
路９の出力電圧Ｖ２の出力波形が示されている。入力電
圧Ｖ１の波形はアナログスイッチＳ１の導通時に生じる
ノイズ成分ＮとホトダイオードＤ１の受光量に対応した
信号成分Ｌとが加わった波形である。このノイズ成分Ｎ
の電圧が入力されたとき第５図（２）で示されるように
制御信号Ｐが入力され、アナログスイッチＳＷは期間Ｗ
２の間導通されることによって積分された入力電圧がリ
セットされる。このノイズ成分Ｎに引き続いて信号成分
Ｌが入力されるが、この信号成分Ｌが入力される前に、
アナログスイッチＳＷが遮断されることによって信号成
分Ｌが積分され、第５図（３）に示されるような出力電
圧Ｖ２の波形が出力される。積分された信号成分Ｌの電
圧はアナログスイッチＳＷが導通されるまで保持される
ので、保持された電圧がＡ／Ｄ変換器７に入力される。
入力された電圧はＡ／Ｄ変換器基準電圧ｌ２とレベル弁
別され、その基準電圧ｌに対応したデジタル値に変換さ
れる。このようにホトダイオードＤ１〜Ｄｎの受光量に
対応した信号成分Ｌに忠実な画像信号を得ることができ
る。
示され、第５図（２）にアナログスイッチＳＷを制御す
る制御信号Ｐの波形が示され、第５図（３）には積分回
路９の出力電圧Ｖ２の出力波形が示されている。入力電
圧Ｖ１の波形はアナログスイッチＳ１の導通時に生じる
ノイズ成分ＮとホトダイオードＤ１の受光量に対応した
信号成分Ｌとが加わった波形である。このノイズ成分Ｎ
の電圧が入力されたとき第５図（２）で示されるように
制御信号Ｐが入力され、アナログスイッチＳＷは期間Ｗ
２の間導通されることによって積分された入力電圧がリ
セットされる。このノイズ成分Ｎに引き続いて信号成分
Ｌが入力されるが、この信号成分Ｌが入力される前に、
アナログスイッチＳＷが遮断されることによって信号成
分Ｌが積分され、第５図（３）に示されるような出力電
圧Ｖ２の波形が出力される。積分された信号成分Ｌの電
圧はアナログスイッチＳＷが導通されるまで保持される
ので、保持された電圧がＡ／Ｄ変換器７に入力される。
入力された電圧はＡ／Ｄ変換器基準電圧ｌ２とレベル弁
別され、その基準電圧ｌに対応したデジタル値に変換さ
れる。このようにホトダイオードＤ１〜Ｄｎの受光量に
対応した信号成分Ｌに忠実な画像信号を得ることができ
る。
構成をさらに述べると、共通ライン３と接地ライン２と
の間に、複数ｎの受光検出ユニットＵ１〜Ｕｎが並列に
接続される。ホトダイオードＤ１〜Ｄｎは、並列の蓄積
容量Ｃ１１〜Ｃｎ１を有し、共通ライン３にカソード側
が接続される。個別的なアナログスイッチＳ１〜Ｓｎ
は、並列の入力容量Ｃ１２〜Ｃｎ２を有し、制御回路４
からの信号に応答して１つずつ順次的に導通され、この
とき残余の個別アナログスイッチは遮断している。直流
電源ＥはホトダイオードＤ１〜Ｄｎに逆方向に電圧を与
える。結合コンデンサＣｐは、共通ライン３からの信号
を導出する。
の間に、複数ｎの受光検出ユニットＵ１〜Ｕｎが並列に
接続される。ホトダイオードＤ１〜Ｄｎは、並列の蓄積
容量Ｃ１１〜Ｃｎ１を有し、共通ライン３にカソード側
が接続される。個別的なアナログスイッチＳ１〜Ｓｎ
は、並列の入力容量Ｃ１２〜Ｃｎ２を有し、制御回路４
からの信号に応答して１つずつ順次的に導通され、この
とき残余の個別アナログスイッチは遮断している。直流
電源ＥはホトダイオードＤ１〜Ｄｎに逆方向に電圧を与
える。結合コンデンサＣｐは、共通ライン３からの信号
を導出する。
積分回路９において、時刻設定用抵抗Ｒ１１は、結合コ
ンデンサＣｐに直列に接続されて演算増幅器１０の一方
の入力に接続される。この演算増幅器１０の他方の入力
は、接地され、すなわち接地ライン２に接続される。低
域利得制限抵抗Ｒ１２は、演算増幅器１０の前記一方入
力と出力との間に接続され、この抵抗Ｒ１２には並列
に、積分用コンデンサＣＩと、制御信号によって導通す
るリセット用アナログスイッチＳＷとが並列に接続され
る。制御回路４は、前述のような個別的なアナログスイ
ッチＳ１〜Ｓｎの１つを導通し、残余のすべてを遮断さ
せながら走査し、この各個別アナログスイッチＳ１〜Ｓ
ｎの導通期間中において、リセット用アナログスイッチ
ＳＷに制御信号を与えて、第５図に示されるようにこの
制御信号の期間Ｗ２は、ノイズ成分Ｎの発生期間Ｗ３よ
りも長く設定されており、各制御信号の相互間の期間Ｗ
４は、信号成分Ｌを積分するに必要な時間以上に定めら
れる。
ンデンサＣｐに直列に接続されて演算増幅器１０の一方
の入力に接続される。この演算増幅器１０の他方の入力
は、接地され、すなわち接地ライン２に接続される。低
域利得制限抵抗Ｒ１２は、演算増幅器１０の前記一方入
力と出力との間に接続され、この抵抗Ｒ１２には並列
に、積分用コンデンサＣＩと、制御信号によって導通す
るリセット用アナログスイッチＳＷとが並列に接続され
る。制御回路４は、前述のような個別的なアナログスイ
ッチＳ１〜Ｓｎの１つを導通し、残余のすべてを遮断さ
せながら走査し、この各個別アナログスイッチＳ１〜Ｓ
ｎの導通期間中において、リセット用アナログスイッチ
ＳＷに制御信号を与えて、第５図に示されるようにこの
制御信号の期間Ｗ２は、ノイズ成分Ｎの発生期間Ｗ３よ
りも長く設定されており、各制御信号の相互間の期間Ｗ
４は、信号成分Ｌを積分するに必要な時間以上に定めら
れる。
上述の実施例の受光検出ユニットＵ１〜Ｕｎは、その他
の構成を有してもよい。
の構成を有してもよい。
効果 以上のように本発明によれば、サンプルホールド回路に
おきかえて積分回路を配置したことによって、サンプル
ホールド回路を用いる場合に生じる読取りの誤差が、積
分回路を用いる場合には原理上生じないので、受光素子
からの信号波形に忠実な出力値が得られることができ
る。別の効果として、検出信号を走査するためのアナロ
グスイッチの特性にばらつきがあっても、積分回路を用
いることによって、そのアナログスイッチの特性のばら
つきに起因する出力信号への影響を防止することができ
る。
おきかえて積分回路を配置したことによって、サンプル
ホールド回路を用いる場合に生じる読取りの誤差が、積
分回路を用いる場合には原理上生じないので、受光素子
からの信号波形に忠実な出力値が得られることができ
る。別の効果として、検出信号を走査するためのアナロ
グスイッチの特性にばらつきがあっても、積分回路を用
いることによって、そのアナログスイッチの特性のばら
つきに起因する出力信号への影響を防止することができ
る。
また積分回路に入力された信号をリセットするためのア
ナログスイッチを利用してノイズ成分を除去することが
でき、Ｓ／Ｎ比の向上を図ることができる。
ナログスイッチを利用してノイズ成分を除去することが
でき、Ｓ／Ｎ比の向上を図ることができる。
その他の効果として、サンプルホールド回路にあたえる
制御信号のずれに対する配慮が不要となり、高速で作動
する高価格なサンプルホールド回路を選択する場合に比
較して、積分回路を使用する場合、低価格の演算増幅器
で簡単に実現できるため製造コストの低減化を図ること
ができる。
制御信号のずれに対する配慮が不要となり、高速で作動
する高価格なサンプルホールド回路を選択する場合に比
較して、積分回路を使用する場合、低価格の演算増幅器
で簡単に実現できるため製造コストの低減化を図ること
ができる。
さらに本発明によれば、結合コンデンサＣｐによってホ
トダイオードＤ１〜Ｄｎの受光量に対応した信号成分Ｌ
を導出するようにしたので、各受光検出ユニットＵ１〜
Ｕｎに印加される直流電圧などに依存して、その信号成
分Ｌが変化することはなく、受光量の検出が確実に正確
に行われる。
トダイオードＤ１〜Ｄｎの受光量に対応した信号成分Ｌ
を導出するようにしたので、各受光検出ユニットＵ１〜
Ｕｎに印加される直流電圧などに依存して、その信号成
分Ｌが変化することはなく、受光量の検出が確実に正確
に行われる。
また個別アナログスイッチＳ１〜Ｓｎの導通時に生じる
ノイズ成分Ｎの除去のために、制御信号を発生してリセ
ット用アナログスイッチＳＷに与える構成としたので、
比較的簡単な構成で、そのノイズ成分Ｎを除去すること
ができるという優れた効果もまた、達成される。
ノイズ成分Ｎの除去のために、制御信号を発生してリセ
ット用アナログスイッチＳＷに与える構成としたので、
比較的簡単な構成で、そのノイズ成分Ｎを除去すること
ができるという優れた効果もまた、達成される。
第１図は先行技術の構成を示す図、第２図は第１図に示
された先行技術の動作を説明するための波形図、第３図
は第１図に示された先行技術の動作を説明するための波
形図、第４図は本発明の一実施例の構成を示す図、第５
図は第４図に示された本発明の一実施例の動作を説明す
るための波形図である。 ４……制御回路、５……増幅器、７……Ａ／Ｄ変換器、
９……積分回路、Ｕ１〜Ｕｎ……受光検出ユニット、Ｄ
１〜Ｄｎ……ホトダイオード、Ｃ１１〜Ｃｎ１……蓄積
コンデンサ、Ｓ１〜Ｓｎ……アナログスイッチ、Ｃ１２
〜Ｃｎ２……入力コンデンサ、Ｒ１〜Ｒｎ……導通抵
抗、ＲＬ……負荷抵抗、Ｅ……バイアス電源
された先行技術の動作を説明するための波形図、第３図
は第１図に示された先行技術の動作を説明するための波
形図、第４図は本発明の一実施例の構成を示す図、第５
図は第４図に示された本発明の一実施例の動作を説明す
るための波形図である。 ４……制御回路、５……増幅器、７……Ａ／Ｄ変換器、
９……積分回路、Ｕ１〜Ｕｎ……受光検出ユニット、Ｄ
１〜Ｄｎ……ホトダイオード、Ｃ１１〜Ｃｎ１……蓄積
コンデンサ、Ｓ１〜Ｓｎ……アナログスイッチ、Ｃ１２
〜Ｃｎ２……入力コンデンサ、Ｒ１〜Ｒｎ……導通抵
抗、ＲＬ……負荷抵抗、Ｅ……バイアス電源
Claims (1)
- 【請求項１】（ａ）複数の受光検出ユニットＵ１〜Ｕｎ
が共通ライン３と接地ライン２との間に並列に接続さ
れ、 （ｂ）各受光検出ユニットＵ１〜Ｕｎは、 並列の蓄積容量Ｃ１１〜Ｃｎ１を有し、共通ライン３に
カソード側が接続されるホトダイオードＤ１〜Ｄｎと、 並列の入力容量Ｃ１２〜Ｃｎ２を有し、走査信号に応答
して導通する個別アナログスイッチＳ１〜Ｓｎとが直列
に接続されて構成され、 （ｃ）ホトダイオードＤ１〜Ｄｎに逆方向に電圧を与え
る直流電源Ｅと、負荷抵抗ＲＬとが直列に接続されて構
成され、受光検出ユニットＵ１〜Ｕｎに並列に接続され
る直列回路と、 （ｄ）受光検出ユニットＵ１〜Ｕｎと前記直列回路とが
共通接続される前記直流電源Ｅの正側の共通ライン３か
らの信号を導出する結合コンデンサＣｐと、 （ｅ）結合コンデンサＣｐの出力を積分する積分回路９
であって、 結合コンデンサＣｐに直列に接続される利得設定用抵抗
Ｒ１１と、 利得設定用抵抗Ｒ１１に一方の入力が接続され、接地ラ
イン２が他方の入力に接続される演算増幅器１０と、 演算増幅器１０の前記一方入力と出力との間に接続され
る低域利得制限抵抗Ｒ１２と、 低域利得制限抵抗Ｒ１２に並列に接続される積分用コン
デンサＣＩと、 低域利得制限抵抗Ｒ１２に並列に接続され、制御信号に
よって導通するリセット用アナログスイッチＳＷとを有
する積分回路９と、 （ｆ）個別アナログスイッチＳ１〜Ｓｎに走査信号を順
次的に与えて、それらの個別アナログスイッチＳ１〜Ｓ
ｎの１つを導通し残余のすべてを遮断させながら走査
し、 この各個別アナログスイッチＳ１〜Ｓｎの導通期間中に
おいて、 制御信号を、個別アナログスイッチＳ１〜Ｓｎの導通時
に生じるノイズ成分Ｎの発生期間Ｗ３よりも長い期間Ｗ
２だけ発生して、リセット用アナログスイッチＳＷに与
え、 各制御信号の相互間の期間Ｗ４は、ホトダイオードＤ１
〜Ｄｎの受光量に対応した信号成分Ｌを積分するに必要
な時間以上に定められる制御手段４とを含むことを特徴
とする読取り装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095320A JPH067659B2 (ja) | 1984-05-12 | 1984-05-12 | 読取り装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59095320A JPH067659B2 (ja) | 1984-05-12 | 1984-05-12 | 読取り装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60239172A JPS60239172A (ja) | 1985-11-28 |
| JPH067659B2 true JPH067659B2 (ja) | 1994-01-26 |
Family
ID=14134448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59095320A Expired - Lifetime JPH067659B2 (ja) | 1984-05-12 | 1984-05-12 | 読取り装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067659B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN121477166A (zh) * | 2021-03-19 | 2026-02-06 | 上海禾赛科技有限公司 | 激光雷达的光接收装置及激光雷达 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753760U (ja) * | 1980-09-12 | 1982-03-29 | ||
| JPS5939160A (ja) * | 1982-08-30 | 1984-03-03 | Hitachi Ltd | 光学読取装置 |
-
1984
- 1984-05-12 JP JP59095320A patent/JPH067659B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60239172A (ja) | 1985-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1158789B1 (en) | Photodetector device | |
| JP4352562B2 (ja) | 信号処理装置 | |
| JP4119052B2 (ja) | 光検出装置 | |
| JPH06284342A (ja) | イメージセンサとその駆動方法 | |
| US7642913B2 (en) | Sensor apparatus | |
| JPH06235658A (ja) | 光電変換回路 | |
| JP4358351B2 (ja) | 光検出装置 | |
| US4801788A (en) | Bar code scanner for a video signal which has a shading waveform | |
| US5168153A (en) | Integrator and image read device | |
| JPH04100383A (ja) | 固体撮像素子 | |
| US4763197A (en) | Charge detecting circuit | |
| JP2972552B2 (ja) | 容量型センサ用検出回路および検出方法 | |
| JP2548809B2 (ja) | 光電変換装置 | |
| JPH067659B2 (ja) | 読取り装置 | |
| JPS5925267B2 (ja) | 光学文字読取装置 | |
| JP3134723B2 (ja) | フォトダイオードアレイの信号読出回路 | |
| JPH0142186B2 (ja) | ||
| US7485839B2 (en) | Image sensor with image signal shaping circuit | |
| JP2964988B2 (ja) | 赤外線センサ読み出し回路 | |
| JPH09196975A (ja) | 信号出力回路及びピーク検出回路 | |
| JPH0381091B2 (ja) | ||
| JPH11239245A (ja) | イメージセンサーｉｃ及び画像読み取り装置 | |
| JP2954408B2 (ja) | イメージ読み取り装置 | |
| US4990765A (en) | Method and means for processing an analog signal from a diode array | |
| SU1627861A1 (ru) | Фотоприемное устройство |