JPH067682B2 - 集積回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＰＮ接合で形成された半導体集積回路に関す
る。

〔従来の技術〕

従来、ＰＮ接合で形成されるバイポーラ型の半導体集積
回路においては、コンデンサが容易に放電するため、カ
ラーテレビジヨン受像機のＡＣＣ回路（自動クロマ制御
回路）等をこの種半導体集積回路で形成する際は、例え
ば特公昭57−14072号公報（Ｈ04Ｎ 9/46）に記載され
ているように、ピークホールドコンデンサが外付けされ
る。

また、この種半導体集積回路で低周波又は広帯域の増幅
器を形成する際は、結合コンデンサを用いたレベルシフ
トが行えないため、直流結合型に形成される。

〔発明が解決しようとする課題〕

前記従来の半導体集積回路においては、前述したように
ピークホールドコンデンサを外付けしなければならず、
ＡＣＣ回路等の製造が容易に行えない問題点がある。

また、低周波又は広帯域の増幅器を直流結合型に形成し
なければならないため、回路設計等が容易に行えない問
題点がある。

本発明は、ＰＮ接合によつて形成したピークホールド用
のコンデンサの放電を防止し、ピークホールドコンデン
サ，結合コンデンサを内蔵するようにした集積回路を提
供することを目的とする。

〔課題を解決するための手段〕

前記目的を達成するために、本発明の集積回路において
は、トランジスタ構成のピークホールド部にＰＮ接合で
形成して設けられ、前記ピークホールド部の入力信号に
よつて間欠的に充電され非充電期間に前記ピークホール
ド部のＰＮ接合を介したほぼ一定の電流で放電する主コ
ンデンサと、ＰＮ接合によつて前記主コンデンサとほぼ
同一に形成された副コンデンサを有し、該副コンデンサ
を前記主コンデンサの非充電期間とほぼ同一の回路状態
に保持するトランジスタ構成の放電模擬部と、 前記副コンデンサの電位の基準電位からの放電低下に追
従して前記主，副コンデンサに定電圧制御用のほぼ同一
の主，副補償電流それぞれを注入するトランジスタ構成
の定電圧回路部と を備えるという技術的手段を講じている。

〔作 用〕

前記のように構成された本発明の集積回路は、ＰＮ接合
によつて形成されたピークホールド部の主コンデンサの
放電低下を、放電模擬部の副コンデンサの放電低下から
検出し、副コンデンサの放電低下に追従した定電圧回路
部の主，副補償電流を主，副コンデンサそれぞれに注入
し、主コンデンサの非充電期間の放電を防止し、主コン
デンサを充電された電位に保持する。

そのため、主コンデンサをピークホールドコンデンサ，
結合コンデンサとし、入力信号のピークホールド，レベ
ルシフトを内蔵のコンデンサで行える。

〔実施例〕

実施例について第１図ないし第３図を参照して以下に説
明する。

（１実施例） まず、１実施例について第１図及び第２図を参照して説
明する。

第１図は主コンデンサをカラーテレビジヨン受像機のＡ
ＣＣ回路のピークホールドコンデンサに用いた場合を示
し、同図において、(1)は電圧Ｖccの電源端子、(2)は復
調カラーバースト信号の入力端子、(3)，(4)はバースト
期間にハイレベル，ローレベルそれぞれに反転する相互
に逆位相の１対のバーストゲートパルスの入力端子であ
る。

(Q1)はベースが抵抗(R1)を介して入力端子(2)に接続さ
れたＮＰＮ型の入力用のトランイズタ、(Q2)，(Q3)はベ
ースが入力端子(3)，(4)それぞれに接続された差動対構
成のＮＰＮ型の１対のトランジスタ、(Q4)はトランジス
タ(Q2)，(Q3)のエミツタと抵抗(R2)との間に設けられた
ＮＰＮ型の定電流源用のトランジスタである。

(Q5)，(Q6)はトランジスタ(Q1)のエミツタとＡＣＣ増幅
器(5)の入力端子との間に直結２段接続されたＮＰＮ型
の入力バッフア用のトランジスタ、(Q7)はトランジスタ
(Q6)のエミツタと抵抗(R3)との間に設けられたＮＰＮ型
の定電流源用のトランジスタである。

(C1)はＰＮ接合で形成された小容量（数10ＰＦ程度）の
主コンデンサであり、一端がトランジスタ(Q1)のエミツ
タ及びトランジスタ(Q5)のベースに接続され、他端がア
ースされている。(6)はトランジスタ(Q1)〜(Q7)及び主
コンデンサ(C1)が形成するＡＣＣ検波用のピークホール
ド部である。

(Q8)，…，(Q14)はトランジスタ(Q1)〜(Q7)それぞれと
ほぼ同一のＮＰＮ型の７個のトランジスタであり、トラ
ンジスタ(Q8)〜(Q10)のベース回路、トランジスタ(Q13)
のコレクタ回路を除き、トランジスタ(Q1)〜(Q7)とほぼ
同一の回路構成に接続されている。

(E1)は抵抗(R4)を介してトランジスタ(Q8)のベースに接
続されたバイアス電源、(E2)，(E3)，(E4)は直列接続さ
れた３個のバイアス電源であり、電源(E2)の電圧がトラ
ンジスタ(Q4)，(Q7)，(Q11)，(Q14)のベースに印加さ
れ、電源(E2)，(E3)の直列バイアス電圧がトランジスタ
(Q9)のベースに印加され、電源(E2)〜(E4)の直列バイア
ス電圧がトランジスタ(Q10)のベースに印加されてい
る。(R5)，(R6)はトランジスタ(Q11)，(Q14)のエミツタ
それぞれに接続された２個の抵抗である。

(C2)は主コンデンサ(C1)とほぼ同一面積，同一形状のＰ
Ｎ接合で形成された副コンデンサ、(Q15)はトラジスタ
(Q13)と差動対を構成するＮＰＮ型のトランジスタ、(Q1
6)はトランジスタ(Q15)のベースにバイアス電圧を印加
するＮＰＮ型のトランジスタであり、電圧Ｖccを抵抗(R
7)，(R8)で分圧した基準電圧がベースに印加されてい
る。(7)はトランジスタ(Q8)〜(Q16)及び副コンデンサ(C
2)が形成する放電模擬部である。

(Q17)，(Q18)，(Q19)はカレントミラー回路を構成する
ＰＮＰ型の３個のトランジスタであり、トランジスタ(Q
13)のコレクタ電流にしたがつてトランジスタ(Q19)のコ
レクタ電流が変化する。(Q20)，(Q21)，(Q22)，(Q23)及
び(R9)はカレントミラー回路を構成するＰＮＰ型の４個
のトランジスタ及び抵抗であり、トランジスタ(Q15)の
コレクタ電流にしたがつてトランジスタ(Q22)，(Q23)の
コレクタ電流が変化する。

(Q24)，(Q25)，(Q26)，(Q27)及び(R10)はカレントミラ
ー回路を構成するＮＰＮ型の４個のトランジスタ及び抵
抗であり、トランジスタ(Q19)のコレクタ電流の減少に
したがつてトランジスタ(Q22)，(Q23)のコレクタに接続
されたトランジスタ(Q26)，(Q27)のコレクタ電流が同量
減少する。(8)はトランジスタ(Q17)〜(Q27)，抵抗(R
9)，(R10)が形成する定電圧回路部である。

なお、各トランジスタ(Q1)〜(Q27)，各抵抗(R1)〜(R1
0)、両コンデンサ(C1)，(C2)は増幅部(5)などとともに
半導体集積回路の各ＰＮ接合によつて形成されている。

また、コンデンサ(C1)，(C2)に注入される主，副補償電
流ＩＤ，ＩＤ′を同一にするため、トランジスタ(Q2
2)，(Q23)がほぼ同一面積，同一形状に形成され、トラ
ンジスタ(Q26)，(Q27)がほぼ同一面積，同一形状に形成
されている。

そして、入力端子(3)，(4)のバーストゲートパルスにも
とづき、バースト期間毎に、トランジスタ(Q2)，(Q3)が
オン，オフそれぞれに反転し、入力端子(2)の復調カラ
ーバースト信号がトランジスタ(Q1)を介してトランジス
タ(Q5)のベース及びコンデンサ(C1)に流れ、コンデンサ
(C1)が充電される。

このとき、コレクタ接地のトランジスタ(Q5)，(Q6)の直
結回路により、トランジスタ(Q1)のエミツタからみたト
ランジスタ(Q6)のベース入力インピーダンスが高く、コ
ンデンサ(C1)がほぼ完全に復調バースト信号をピークホ
ールドする。

また、バースト期間を除く期間には、トランジスタ(Q
2)，(Q3)がオフ，オンそれぞれに反転してトランジスタ
(Q1)がオフし、コンデンサ(C1)のホールド電圧がトラン
ジスタ(Q5)，(Q6)を介して増幅部(5)に印加される。

このとき、コンデンサ(C1)の充電電荷がトランジスタ(Q
2)，(Q5)のベースへの放電電流ＩＡ，ＩＢ及びコンデン
サ(C1)を通流する放電電流ＩＣとして放電し、模擬部
(7)，定電圧回路部(8)がなければ、コンデンサ(C1)の電
位が放電低下してピークホールドが行えなくなる。

そして、放電電流ＩＡ，ＩＣは、それぞれＰＮ接合の電
流特性を示す第２図の降伏点電圧ＶＳ以下のほぼ一定の
逆方向飽和電流ＩＳになる。

また、トランジスタ(7)のコレクタ電流ＩＫが定電流保
持され、トランジスタ(Q6)のエミツタから増幅部(5)に
流れる電流ＩＬがＩＬ《ＩＫに設定されているため、放
電電流ＩＢは、ほぼ一定の順方向電流になる。

したがつて、コンデンサ(C1)の放電電流（＝ＩＡ＋ＩＢ
＋ＩＣ）は、電圧に依存しないほぼ一定の電流になる。

一方、トランジスタ(Q8)〜(Q10)のベースバイアス電圧
の設定にもとづき、トランジスタ(Q8)，(Q9)がオフ，ト
ランジスタ(Q10)がオンに保持され、トランジスタ(Q8)
〜(Q14)により、コンデンサ(C2)が放電期間のコンデン
サ(C1)とほぼ同一の回路状態に保持され、放電電流Ｉ
Ａ，ＩＢ，ＩＣそれぞれとほぼ同一の放電電流ＩＡ′，
ＩＢ′，ＩＣ′でコンデンサ(C2)が放電する。

また、抵抗(R7)，(R8)で分割設定した一定の基準電圧が
トランジスタ(Q16)のベースに印加され、トランジスタ
(Q14)のコレクタ電流がトランジスタ(Q7)のコレクタ電
流ＩＫの２倍の２ＩＫになる。

そして、トランジスタ(Q12)のベース電圧の前記基準電
圧から増，減にしたがつてトランジスタ(Q13)のコレク
タ電流が変化し、トランジスタ(Q16)のコレクタ電流が
その逆に変化する。

さらに、トランジスタ(Q13)のコレクタ電流にしたがつ
てトランジスタ(Q19)のコレクタ電流が変化し、トラン
ジスタ(Q24)のコレクタ電流，トランジスタ(Q25)のベー
ス電流が調整される。

そして、トランジスタ(Q25)のベース電流にしたがつて
トランジスタ(Q24)，(Q26)，(Q27)のベース電流が変化
し、トランジスタ(Q12)のベース電圧の増，減の逆に、
コンデンサ(C1)，(C2)の充放電調整用のトラジスタ(Q2
7)，(Q26)のコレクタ電流が変化する。

また、トランジスタ(Q15)のコレクタ電流にしたがつて
トランジスタ(Q22)，(Q23)のコレクタ電流それぞれが変
化する。

そのため、トランジスタ(Q23)，(Q22)のコレクタ電流に
もとづく主、副補償電流ＩＤ，ＩＤ′により、トランジ
スタ(Q13)のベース電圧が前記基準電圧になるように、
主，副コンデンサ(C1)，(C2)それぞれが充電されて定電
圧制御される。

このとき、補償電流ＩＤ′はコンデンサ(C2)の放電電流
（＝ＩＡ′＋ＩＢ′＋ＩＣ′）に等しくなる。

また、放電電流ＩＡ′，ＩＢ′，ＩＣ′が、放電電流Ｉ
Ａ，ＩＢ，ＩＣそれぞれとほぼ同一の電圧に依存しない
電流になるため、前記基準電圧をどのように設定して
も、つぎの式が成立する。

ＩＡ＋ＩＢ＋ＩＣ＝ＩＡ′＋ＩＢ′＋ＩＣ′ さらに、トランジスタ(Q22)と(Q23)，トランジスタ(Q2
6)と(Q27)がそれそれほぼ同一面積，同一形状に形成さ
れているため、補償電流ＩＤは補償電流ＩＤ′とほぼ同
一になる。

そして、補償電流ＩＤの充電にもとづき、コンデンサ(C
1)の放電が相殺されて防止され、みかけ上、トランジス
タ(Q5)の入力インピーダンスが無限大となり、コンデン
サ(C1)によつて復調カラーバースト信号がピークホール
ドされ、コンデンサ(C1)がピークホールドコンデンサと
して動作する。

（他の実施例） つぎに、他の実施例について第３図を参照して説明す
る。

第３図は主コンデンサを結合コンデンサとして用いた場
合に示し、同図において、第１図と同一記号は同一もし
くは相当するものを示し、(9)はビデオ信号の入力端
子、(10)はビデオ信号の出力端子であり、抵抗(R11)を
介して入力端子(9)に接続されている。(11)はハイレベ
ルのバーストゲートパルスの入力端子である。

(Q28)，(Q29)は差動対を形成するＮＰＮ型の２個のトラ
ンジスタであり、抵抗(R11)を介した入力端子(9)のビデ
オ信号が抵抗(R13)，コンデンサ(C3)のローパスフイル
タを介してトランジスタ(Q28)のベースに入力され、電
圧Ｖccを抵抗(R13)，(R14)で分圧した電圧Ｖccが印加さ
れている。(R16)は電源端子(1)とトランジスタ(Q28)の
コレクタとの間に設けらてたコレクタ負荷用の抵抗であ
る。

(Q30)はトランジスタ(Q28)，(Q29)のエミツタと抵抗(R1
5)との間に設けられたＮＰＮ型の定電流源用のトランジ
スタであり、ベースに入力端子(11)のゲートパルスが入
力される。

(Q31)はベースがトランジスタ(Q28)のコレクタに接続さ
れたＰＮＰ型のエミツタ接地のトランジスタであり、エ
ミツタが抵抗(R17)を介して電源端子(1)に接続され、コ
レクタが抵抗(R18)を介してアースされている。

(Q32)はベースがトランジスタ(Q31)のコレクタに接続さ
れたＮＰＮ型のコレクタ接地トランジスタであり、コレ
クタが電源端子(1)に接続され、エミツタがコンデンサ
(C1)に接続されている。

(Q33)，(Q34)は直結２段接続されたＮＰＮ型のコレクタ
接地の２個のトランジスタであり、トランジスタ(Q33)
がトランジスタ(Q32)にダーリントン接続され、トラン
ジスタ(Q34)のコレクタ，エミツタが出力端子(10)，抵
抗(R19)に接続されている。

(6)′はトランジスタ(Q28)〜(Q34)，抵抗(R11)〜(R1
9)，コンデンサ(C1)が形成するレベルシフト用のピーク
ホールド部である。

(9)は模擬部(7)のトランジスタ(Q13)，(Q15)の共通エミ
ツタ路に設けられた定電流源であり、第１図のトランジ
スタ(Q14)，抵抗(R6)に相当するトランジスタ、抵抗か
らなる。

なお、第３図においては、トランジスタ(Q8)，(Q12)，
(Q13)がトランジスタ(Q32)，(Q33)，(Q34)それぞれとほ
ぼ同一に形成され、第１図のトランジスタ(Q9)〜(Q1
1)，電源(E1)，(E3)，(E4)によるトランジスタ(8)のバ
イアスが省かれている。

また、トランジスタ(Q28)〜(Q34)，抵抗(R11)〜(R19)及
びコンデンサ(C3)等も、トランジスタ(Q8)〜(Q27)，抵
抗(R4)，(R7)〜(R10)，コンデンサ(C1)，(C2)と同様、
集積回路のＰＮ接合で形成されている。

そして、入力端子(9)のビデオ信号の直流成分が抵抗(R1
2)，コンデンサ(C3)で抽出されてトランジスタ(Q28)の
ベースに供給される。

また、入力端子(11)のバーストゲートパルスの入力期間
だけトランジスタ(Q30)がオンする。

そして、トランジスタ(Q30)がオンすると、トランジス
タ(Q28)，(Q29)の差動対が動作し、トランジスタ(Q28)
のコレクタ電流が前記直流成分の増，源にしたがつて変
化する。

さらに、トランジスタ(Q28)のコレクタ電流の増，減に
したがつてトランジスタ(Q31)のコレクタ電流が変化
し、トランジスタ(Q31)のコレクタ電流の増，減にした
がつてトランジスタ(Q32)のエミツタ電流が変化する。

そのため、トランジスタ(Q30)がオンする充電期間に
は、前記直流成分に比例したトランジスタ(Q32)のエミ
ツタ電流でコンデンサ(C1)が充電され、コンデンサ(C1)
に前記直流成分がピークホールドされる。

つぎに、トランジスタ(Q30)がオフする非充電期間に
は、トランジスタ(Q31)がオフしてトランジスタ(Q32)が
オフに保持される。

このとき、コンデンサ(C1)の充電電荷はトランジスタ(Q
33)のベースへの順方向の放電電流ＩＢ及びコンデンサ
(C1)を通る逆方向の放電電流ＩＣとして放電する。

そして、コンデンサ(C1)の容量が小さく、かつ、トラン
ジスタ(Q33)，(Q34)の直結２段接続にもとづき、トラン
ジスタ(Q33)のベースからみたトランジスタ(Q33)のエミ
ツタ側のインピーダンスが高いため、放電電流ＩＢは第
２図の順方向の極めて微小なほぼ一定の電流になる。

そのため、非充電期間のコンデンサ(C1)は、電圧に依存
しないほぼ一定の放電電流ＩＢ，ＩＣによつて放電す
る。

一方、トランジスタ(Q8)がオフに保持され、コンデンサ
(C2)が放電電流ＩＢ，ＩＣに相当する放電電流ＩＢ′，
ＩＣ′で放電する。

そして、第１図の場合とほぼ同様にして補償電流ＩＤ，
ＩＤ′が形成され、補償電流ＩＤ，ＩＤ′でコンデンサ
(C1)，(C2)それぞれが充電され、コンデンサ(C1)の放電
が防止される。

さらに、コンデンサ(C1)のホールド電圧にしたがつてト
ランジスタ(Q33)のエミツタ電流が変化し、トラジスタ
(Q34)のコレクタ，エミツタ間インピーダンスが前記ホ
ールド電圧の逆に変化する。

そして、入力端子(9)のビデオ信号が、抵抗(R11)と、ト
ランジスタ(Q34)のコレクタ，エミツタ間インピーダン
ス，抵抗(R19)の直列回路とで分圧されて出力端子(10)
から出力される。

そのため、出力端子(10)から出力れるビデオ信号は、入
力端子(9)のビデオ信号の直流成分の増，減の逆にレベ
ルシフトされてクランプされる。

したがつて、第３図においては、コンデンサ(C1)が例え
ば広帯域増幅器の結合コンデンサと等価なコンデンサと
して動作し、所望のレベルにシフトされたビデオ信号が
出力端子(10)から後段回路部に供給される。

なお、前記両実施例では入力信号を復調カラーバースト
信号，ビデオ信号それぞれとしたが、入力信号を音声信
号などの種々の信号を入力信号とし、コンデンサ(C1)を
種々の信号のピークホールドコンデンサ，結合コンデン
サとして用いることができるのは勿論である。

また、ピークホールド(6)，(6)′，模擬部(7)，定電圧
回路部(8)等が前記両実施例と異なるトランジスタ構成
で形成されていてもよいのも勿論である。

〔発明の効果〕

本発明は、以上説明したように構成されているため、以
下に記載するような効果を奏する。

ＰＮ接合によつて形成されたピークホールド部の主コン
デンサの放電低下を、放電模擬部の副コンデンサの放電
低下から検出し、副コンデンサの放電低下に追従した定
電圧回路部の主，副補償電流を主，副コンデンサそれぞ
れに注入し、主コンデンサの非充電期間の放電を防止
し、主コンデンサを充電された電位に保持したことによ
り、従来は内臓できなかつたピークホールドコンデン
サ，結合コンデンサをバイポーラ型の半導体集積回路に
内蔵し、コンデンサ内蔵型のピークホールド用集積回
路，コンデンサ結合型の低周波あるいは広帯域増幅器用
集積回路等を提供することができる。

そして、ピークホールドコンデンサを外付けしなくてよ
いため、ＡＣＣ回路等の製造を容易に行うことができ
る。

また、低周波又は広帯域の増幅器用集積回路をコンデン
サ結合型に形成し、回路設計等を容易に行うことができ
る。

【図面の簡単な説明】

第１図ないし第３図は本発明の集積回路の実施例を示
し、第１図は１実施例の結線図、第２図はＰＮ接合の電
流特性図、第３図は他の実施例の結線図である。 (6)，(6)′…ピークホールド部、(7)…放電模擬部、(8)
…定電圧回路部、(C1)，(C2)…主，副コンデンサ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】トランジスタ構成のピークホールド部にＰ
   Ｎ接合で形成して設けられ，前記ピークホールド部の入
   力信号によつて間欠的に充電され非充電期間に前記ピー
   クホールド部のＰＮ接合を介したほぼ一定の電流で放電
   する主コンデンサと、 ＰＮ接合によつて前記主コンデンサとほぼ同一に形成さ
   れた副コンデンサを有し，該副コンデンサを前記主コン
   デンサの非充電期間とほぼ同一の回路状態に保持するト
   ランジスタ構成の放電模擬部と、 前記副コンデンサの電位の基準電位からの放電低下に追
   従して前記主，副コンデンサに定電圧制御用のほぼ同一
   の主，副補償電流それぞれを注入するトランジスタ構成
   の定電圧回路部と を備えたことを特徴とする集積回路。