JPH05174596A

JPH05174596A - 集積回路

Info

Publication number: JPH05174596A
Application number: JP4044684A
Authority: JP
Inventors: Nobukazu Hosoya; 信和細矢; Yasuyuki Ikeguchi; 泰行池口
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1992-03-02
Filing date: 1992-03-02
Publication date: 1993-07-13

Abstract

(57)【要約】【目的】本発明は、ＰＮ接合によって形成したピーク
ホールド用のコンデンサの放電を防止し、ピークホール
ドコンデンサ，結合コンデンサを内蔵するようにした集
積回路を提供することを目的とする。【構成】本発明は、ＰＮ接合によって形成されたピー
クホールド部６の主コンデンサＣ１の放電低下を、放電
模擬部７の副コンデンサＣ２の放電低下から検出する。
そして、副コンデンサＣ２の放電低下に追従した定電圧
回路部８の主，副補償電流を主，副コンデンサＣ１，Ｃ
２それぞれに注入する。この結果、主コンデンサＣ１の
非充電期間の放電を防止でき、主コンデンサＣ１を充電
された電位に保持したことにより、従来は内蔵できなか
ったピークホールドコンデンサ，結合コンデンサをバイ
ポーラ型の半導体集積回路に内蔵し、コンデンサ内蔵型
のピークホールド用集積回路，コンデンサ結合型の低周
波あるいは広帯域増幅器用集積回路等を提供することが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＮ接合で形成された
半導体集積回路に関する。

【０００２】

【従来の技術】従来、ＰＮ接合で形成されるバイポーラ
型の半導体集積回路においては、コンデンサが容易に放
電するため、カラーテレビジョン受像器のＡＣＣ回路
（自動マクロ制御回路）等をこの種半導体集積回路で形
成する際は、例えば特公昭５７−１４０７２号公報（Ｈ
０４Ｎ９／４６）に記載されているように、ピークホ
ールドコンデンサが外付けされる。

【０００３】また、この種半導体集積回路で低周波又は
広帯域の増幅器を形成する際は、結合コンデンサを用い
たレベルシフトが行えないため、直流結合型に形成され
る。

【０００４】

【発明が解決しようとする課題】前記従来の半導体集積
回路においては、前述したようにピークホールドコンデ
ンサを外付けしなければならず、ＡＣＣ回路等の製造が
容易に行えない問題点がある。

【０００５】また、低周波または広帯域の増幅器を直流
結合型に形成しなければならないため、回路設計等が容
易に行えない問題点がある。

【０００６】本発明は、ＰＮ接合によって形成したピー
クホールド用のコンデンサの放電を防止し、ピークホー
ルドコンデンサ，結合コンデンサを内蔵するようにした
集積回路を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は、トランジスタ
により構成されたホールド部と、該ホールド部からの入
力電流により間欠的に充電され非充電期間に前記ホール
ド部より一定の電流で放電するコンデンサと、該コンデ
ンサが接続されたホールド部とほぼ同一に構成された電
流流入回路とからなり、前記コンデンサの充電時に前記
電流流入回路からの出力電流により前記コンデンサから
ホールド部へ放電する放電電流を補償する構成とした。

【０００８】

【作用】前記のように構成された本発明の集積回路は、
ＰＮ接合によって整形されたピークホールド部の主コン
デンサの放電低下を、放電模擬部の副コンデンサの放電
低下から検出し、副コンデンサの放電低下に追従した定
電圧回路部品の主，副補償電流を主，副コンデンサそれ
ぞれに注入し、主コンデンサの非充電期間の放電を防止
し、主コンデンサを充電された電位に保持する。

【０００９】そのため、主コンデンサをピークホールド
コンデンサ，結合コンデンサとし、入力信号のピークホ
ールド，レベルシフトを内蔵のコンデンサで行える。

【００１０】

【実施例】実施例について図１ないし図３を参照にして
以下に説明する。

【００１１】まず、１実施例について図１及び図２を参
照して説明する。

【００１２】図１は主コンデンサをカラーテレビジョン
受像機のＡＣＣ回路のピークホールドコンデンサに用い
た場合を示し、同図において、（１）は電圧Ｖ_CCの電源
端子、（２）は復調カラーバースト信号の入力端子、
（３），（４）はバースト期間にハイレベル，ローレベ
ルそれぞれに反転する相互に逆位相の１対のバーストゲ
ートパルスの入力端子である。

【００１３】（Ｑ１）はベースが抵抗（Ｒ１）を介して
入力端子（２）に接続されたＮＰＮ型の入力用のトラン
ジスタ，（Ｑ２），（Ｑ３）はベースが入力端子
（３），（４）それぞれに接続された差動対構成のＮＰ
Ｎ型の１対のトランジスタ、（Ｑ４）はトランジスタ
（Ｑ２），（Ｑ３）のエミッタと抵抗（Ｒ２）との間に
設けられたＮＰＮ型の定電流源用のトランジスタであ
る。

【００１４】（Ｑ５），（Ｑ６）はトランジスタ（Ｑ
１）のエミッタとＡＣＣ増幅部（５）の入力端子との間
に直結２段接続されたＮＰＮ型の入力バッファ用のトラ
ンジスタ、（Ｑ７）はトランジスタ（Ｑ６）のエミッタ
と抵抗（Ｒ３）との間に設けられたＮＰＮ型の定電流源
用のトランジスタである。

【００１５】（Ｃ１）はＰＮ接合で形成された小容量
（数１０ＰＦ程度）の主コンデンサであり、一端がトラ
ンジスタ（Ｑ１）のエミッタ及びトランジスタ（Ｑ５）
のベースに接続され、他端がアースされている。（６）
はトランジスタ（Ｑ１）〜（Ｑ７）及び主コンデンサ
（Ｃ１）が形成するＡＣＣ検波用のピークホールド部で
ある。

【００１６】（Ｑ８），…，（Ｑ１４）はトランジスタ
（Ｑ１）〜（Ｑ７）それぞれとほぼ同一のＮＰＮ型の７
個のトランジスタであり、トランジスタ（Ｑ８）〜（Ｑ
１０）とベース回路，トランジスタ（Ｑ１３）のコレク
タ回路を除き、トランジスタ（Ｑ１）〜（Ｑ７）とほぼ
同一の回路構成に接続されている。

【００１７】（Ｅ１）は抵抗（Ｒ４）を介してトランジ
スタ（Ｑ８）のベースに接続されたバイアス電源、（Ｅ
２），（Ｅ３），（Ｅ４）は直列接続された３個のバイ
アス電源であり、電源（Ｅ２）の電圧がトランジスタ
（Ｑ４），（Ｑ７），（Ｑ１１），（Ｑ１４）のベース
に印加され、電源（Ｅ２），（Ｅ３）の直列バイアス電
圧がトランジスタ（Ｑ９）のベースに印加され、電源
（Ｅ２）〜（Ｅ４）の直列バイアス電圧がトランジスタ
（Ｑ１０）のベースに印加されている。（Ｒ５），（Ｒ
６）はトランジスタ（Ｑ１１），（Ｑ１４）のエミッタ
それぞれに接続された２個の抵抗である。

【００１８】（Ｃ２）は主コンデンサ（Ｃ１）とほぼ同
一面積，同一形状のＰＮ接合で形成された副コンデン
サ、（Ｑ１５）はトランジスタ（Ｑ１３）と差動対を構
成するＮＰＮ型のトランジスタ、（Ｑ１６）はトランジ
スタ（Ｑ１５）のベースにバイアス電圧を印加するＮＰ
Ｎ型のトランジスタであり、電圧Ｖ_CCを抵抗（Ｒ７），
（Ｒ８）で分圧した基準電圧がベースに印加されてい
る。（７）はトランジスタ（Ｑ８）〜（Ｑ１６）及び副
コンデンサ（Ｃ２）が形成する放電模擬部である。

【００１９】（Ｑ１７），（Ｑ１８），（Ｑ１９）はカ
レントミラー回路を構成するＰＮＰ型の３個のトランジ
スタであり、トランジスタ（Ｑ１３）のコレクタ電流に
したがってトランジスタ（Ｑ１９）のコレクタ電流が変
化する。（Ｑ２０），（Ｑ２１），（Ｑ２２），（Ｑ２
３）及び（Ｒ９）はカレントミラー回路を構成するＰＮ
Ｐ型の４個のトランジスタ及び抵抗であり、トランジス
タ（Ｑ１５）のコレクタ電流にしたがってトランジスタ
（Ｑ２２），（Ｑ２３）のコレクタ電流が変化する。

【００２０】（Ｑ２４），（Ｑ２５），（Ｑ２６），
（Ｑ２７）及び（Ｒ１０）はカレントミラー回路を構成
するＮＰＮ型の４個のトランジスタ及び抵抗であり、ト
ランジスタ（Ｑ１９）のコレクタ電流の減少にしたがっ
てトランジスタ（Ｑ２２），（Ｑ２３）のコレクタに接
続されたトランジスタ（Ｑ２６），（Ｑ２７）のコレク
タ電流が同量減少する。（８）はトランジスタ（Ｑ１
７）〜（Ｑ２７），抵抗（Ｒ９），（Ｒ１０）が形成す
る定電圧回路部である。

【００２１】なお、各トランジスタ（Ｑ１）〜（Ｑ２
７），各抵抗（Ｒ１）〜（Ｒ１０），両コンデンサ（Ｃ
１），（Ｃ２）は増幅部（５）などとともに半導体集積
回路の各ＰＮ接合によって形成されている。

【００２２】また、コンデンサ（Ｃ１），（Ｃ２）に注
入されている主，副補償電流ＩＤ，ＩＤ’を同一にする
ため、トランジスタ（Ｑ２２），（Ｑ２３）がほぼ同一
面積，同一形状に形成され、トランジスタ（Ｑ２６），
（Ｑ２７）がほぼ同一面積，同一形状に形成されてい
る。

【００２３】そして、入力端子（３），（４）のバース
トゲートパルスにもとづき、バースト期間毎に、トラン
ジスタ（Ｑ２），（Ｑ３）がオン，オフそれぞれに反転
し、入力端子（２）の復調カラーバースト信号がトラン
ジスタ（Ｑ１）を介してトランジスタ（Ｑ５）のベース
及びコンデンサ（Ｃ１）に流れ、コンデンサ（Ｃ１）が
充電される。

【００２４】この時、コレクタ接地のトランジスタ（Ｑ
５），（Ｑ６）の直結回路により、トランジスタ（Ｑ
１）のエミッタから見たトランジスタ（Ｑ６）のベース
入力インピーダンスが高く、コンデンサ（Ｃ１）がほぼ
完全に復調バースト信号をピークホールドする。

【００２５】また、バースト期間を除く期間には、トラ
ンジスタ（Ｑ２），（Ｑ３）がオフ，オンそれぞれに反
転してトランジスタ（Ｑ１）がオフし、コンデンサ（Ｃ
１）のホールド電圧がトランジスタ（Ｑ５），（Ｑ６）
を介して増幅部（５）に印加される。

【００２６】この時、コンデンサ（Ｃ１）の充電電荷が
トランジスタ（Ｑ２），（Ｑ５）のベースへのほうで電
流ＩＡ，ＩＢ及びコンデンサ（Ｃ１）を通流する放電電
流ＩＣとして放電し、模擬部（７），定電圧回路部
（８）がなければ、コンデンサ（Ｃ１）の電位が放電低
下してピークホールドが行えなくなる。

【００２７】そして、放電電流ＩＡ，ＩＣは、それぞれ
ＰＮ接合の電流特性を示す図２の降伏点電圧ＶＳ以下の
ほぼ一定の逆方向飽和電流ＩＳになる。

【００２８】また、トランジスタ（７）のコレクタ電流
ＩＫが定電流保持され、トランジスタ（Ｑ６）のエミッ
タから増幅部（５）に流れる電流ＩＬがＬＩ《ＩＫに
設定されているため、放電電流ＩＢは、ほぼ一定の順方
向電流になる。

【００２９】従って、コンデンサ（Ｃ１）の放電電流
（＝ＩＡ＋ＩＢ＋ＩＣ）は、電圧に依存しないほぼ一定
の電流になる。

【００３０】一方、トランジスタ（Ｑ８）〜（Ｑ１０）
のベースバイアス電圧の設定に基づき、トランジスタ
（Ｑ８），（Ｑ９）がオフ，トランジスタ（Ｑ１０）が
オンに保持され、トランジスタ（Ｑ８）〜（Ｑ１４）に
より、コンデンサ（Ｃ２）が放電期間のコンデンサ（Ｃ
１）とほぼ同一の回路状態に保持され、放電電流ＩＡ，
ＩＢ，ＩＣそれぞれとほぼ同一の放電電流ＩＡ’，Ｉ
Ｂ’，ＩＣ’でコンデンサ（Ｃ２）が放電する。

【００３１】また、抵抗（Ｒ７），（Ｒ８）で分割設定
した一定の基準電圧がトランジスタ（Ｑ１６）のベース
に印加され、トランジスタ（Ｑ１４）のコレクタ電流が
トランジスタ（Ｑ７）のコレクタ電流ＩＫの２倍の２Ｉ
Ｋになる。

【００３２】そして、トランジスタ（Ｑ１２）のベース
電圧の前記基準電圧からの増，減にしたがってトランジ
スタ（Ｑ１３）のコレクタ電流が変化し、トランジスタ
（Ｑ１６）のコレクタ電流がその逆に変化する。

【００３３】さらに、トランジスタ（Ｑ１３）のコレク
タ電流にしたがってトランジスタ（Ｑ１９）のコレクタ
電流がが変化し、トランジスタ（Ｑ２４）のコレクタ電
流，トランジスタ（Ｑ２５）のベース電流が調整され
る。

【００３４】そして、トランジスタ（Ｑ２５）のベース
電流にしたがってトランジスタ（Ｑ２４），（Ｑ２
６），（Ｑ２７）のベース電流が変化し、トランジスタ
（Ｑ１２）のベース電圧の増，減の逆に、コンデンサ
（Ｃ１），（Ｃ２）の充放電調整用のトランジスタ（Ｑ
２７），（Ｑ２６）のコレクタ電流が変化する。

【００３５】また、トランジスタ（Ｑ１５）のコレクタ
電流にしたがってトランジスタ（Ｑ２２），（Ｑ２３）
のコレクタ電流それぞれが変化する。

【００３６】そのため、トランジスタ（Ｑ２３），（Ｑ
２２）のコレクタ電流に基づく主，副補償電流ＩＤ，Ｉ
Ｄ’により、トランジスタ（Ｑ１３）のベース電圧が前
記基準電圧になるように、主，副コンデンサ（Ｃ１），
（Ｃ２）それぞれが充電されて定電圧制御度される。

【００３７】その時、補償電流ＩＤ’はコンデンサ（Ｃ
２）の放電電流（＝ＩＡ’＋ＩＢ’＋ＩＣ’）に等しく
なる。

【００３８】また、放電電流ＩＡ’，ＩＢ’，ＩＣ’
が、放電電流ＩＡ，ＩＢ，ＩＣそれぞれとほぼ同一の電
圧に依存しない電流になるため、前記基準電圧をどのよ
うに設定しても、次の式が成立する。

【００３９】ＩＡ＋ＩＢ＋ＩＣ＝ＩＡ’＋ＩＢ’＋ＩＣ’ さらに、トランジスタ（Ｑ２２）と（Ｑ２３），トラン
ジスタ（Ｑ２６）と（Ｑ２７）がそれぞれほぼ同一面
積，同一形状に形成されているため、補償電流ＩＤは補
償電流ＩＤ’とほぼ同一になる。

【００４０】そして、補償電流ＩＤの充電に基づき、コ
ンデンサ（Ｃ１）の放電が相殺されて防止され、見かけ
上、トランジスタ（Ｑ５）の入力インピーダンスが無限
大となり、コンデンサ（Ｃ１）によって復調カラーバー
スト信号がピークホールドされ、コンデンサ（Ｃ１）が
ピークホールドコンデンサとして動作する。

【００４１】次に、他の実施例について図３を参照して
説明する。

【００４２】図３は主コンデンサを結合コンデンサとし
て用いた場合を示し、同図において、図１と同一記号は
同一若しくは相当するものを示し、（９）はビデオ信号
信号の端子、（１０）はビデオ信号の出力端子であり、
抵抗（Ｒ１１）を介して入力端子（９）に接続されてい
る。（１１）はハイレベルのバーストゲートパルスの入
力端子である。

【００４３】（Ｑ２８），（Ｑ２９）は差動対を形成す
るＮＰＮ型の２個のトランジスタであり、抵抗（Ｒ１
１）を介した入力端子（９）のビデオ信号が抵抗（Ｒ１
３），コンデンサ（Ｃ３）のローパスフィルタを介して
トランジスタ（Ｑ２８）のベースに入力され、電圧Ｖ_CC
が印加されている。（Ｒ１６）は電源端子（１）とトラ
ンジスタ（Ｑ２８）のコレクタとの間に設けられたコレ
クタ負荷用の抵抗である。

【００４４】（Ｑ３０）はトランジスタ（Ｑ２８），
（Ｑ２９）のエミッタと抵抗（Ｒ１５）との間に設けら
れたＮＰＮ型の定電流源用のトランジスタであり、ベー
スに入力端子（１１）のゲートパルスが入力される。

【００４５】（Ｑ３１）はベースがトランジスタ（Ｑ２
８）のコレクタに接続されたＰＮＰ型のエミッタ接地の
トランジスタであり、エミッタが抵抗（Ｒ１７）を介し
て電源端子（１）に接続され、コレクタが抵抗（Ｒ１
８）を介してアースされている。

【００４６】（Ｑ３２）はベースがトランジスタ（Ｑ３
１）のコレクタに接続されたＮＰＮ型のコレクタ接地ト
ランジスタであり、コレクタが電源端子（１）に接続さ
れ、エミッタがコンデンサ（Ｃ１）に接続されている。

【００４７】（Ｑ３３），（Ｑ３４）は直結２段接続さ
れたＮＰＮ型のコレクタ接地の２個のトランジスタであ
り、トランジスタ（Ｑ３３）が（Ｑ３２）にダーリント
ン接続され、トランジスタ（Ｑ３４）のコレクタ，エミ
ッタが出力端子（１０），抵抗（Ｒ１９）に接続されて
いる。

【００４８】（６）’はトランジスタ（Ｑ２８）〜（Ｑ
３４），抵抗（Ｒ１１）〜（Ｒ１９），コンデンサ（Ｃ
１）が形成するレベルシフト用のピークホールド部であ
る。

【００４９】（９）は模擬部（７）のトランジスタ（Ｑ
１３），（Ｑ１５）の共通エミッタ路に設けられた定電
流源であり、図１のトランジスタ（Ｑ１４），抵抗（Ｒ
６）に相当するトランジスタ，抵抗からなる。

【００５０】尚、図３においては、トランジスタ（Ｑ
８），（Ｑ１２），（Ｑ１３）がトランジスタ（Ｑ３
２），（Ｑ３３），（Ｑ３４）それぞれとほぼ同一に形
成され、図１のトランジスタ（Ｑ９）〜（Ｑ１１），電
源（Ｅ１），（Ｅ３），（Ｅ４）によるトランジスタ
（８）のバイアスが省かれている。

【００５１】また、トランジスタ（Ｑ２８）〜（Ｑ３
４），抵抗（Ｒ１１）〜（Ｒ１９）及びコンデンサ（Ｃ
３）等も、トランジスタ（Ｑ８）〜（Ｑ２７），抵抗
（Ｒ７）〜（Ｒ１０），コンデンサ（Ｃ１），（Ｃ２）
と同様、集積回路のＰＮ接合で形成されている。

【００５２】そして、入力端子（９）のビデオ信号の直
流成分が抵抗（Ｒ１２），コンデンサ（Ｃ３）で抽出さ
れてトランジスタ（Ｑ２８）のベースに供給される。

【００５３】また、入力端子（１１）のバーストゲート
パルスの入力期間だけトランジスタ（Ｑ３０）がオンす
る。

【００５４】そして、トランジスタ（Ｑ３０）がオンす
ると、トランジスタ（Ｑ２８），（Ｑ２９）の差動対が
動作し、トランジスタ（Ｑ２８）のコレクタ電流が前記
直流成分の増，減にしたがって変化する。

【００５５】さらに、トランジスタ（Ｑ２８）のコレク
タ電流の増，減にしたがってトランジスタ（Ｑ３１）の
コレクタ電流が変化し、トランジスタ（Ｑ３１）のコレ
クタ電流の増，減にしたがってトランジスタ（Ｑ３２）
のエミッタ電流が変化する。

【００５６】そのため、トランジスタ（Ｑ３０）がオン
する充電期間には、前記直流成分に比例したトランジス
タ（Ｑ３２）のエミッタ電流でコンデンサ（Ｃ１）が充
電され、コンデンサ（Ｃ１）に前記直流成分がピークホ
ールドされる。

【００５７】次に、トランジスタ（Ｑ３０）がオフする
非充電期間には、トランジスタ（Ｑ３１）がオフしてト
ランジスタ（Ｑ３２）がオフに保持される。

【００５８】この時、コンデンサ（Ｃ１）の充電電荷は
トランジスタ（Ｑ３３）のベースへの順方向の放電電流
ＩＢ及びコンデンサ（Ｃ１）を通る逆方向の放電電流Ｉ
Ｃとして放電する。

【００５９】そして、コンデンサ（Ｃ１）の容量が小さ
く、かつ、トランジスタ（Ｑ３３），（Ｑ３４）の直結
２段接続に基づき、トランジスタ（Ｑ３３）のベースか
ら見たトランジスタ（Ｑ３３）のエミッタ側のインピー
ダンスが高いため、放電電流ＩＢは図２の順方向の極め
て小さなほぼ一定の電流になる。

【００６０】そのため、非充電期間のコンデンサ（Ｃ
１）は、電圧に依存しないほぼ一定の放電電流ＩＢ，Ｉ
Ｃによって放電する。

【００６１】一方、トランジスタ（Ｑ８）がオフに保持
され、コンデンサ（Ｃ２）が放電電流ＩＢ，ＩＣに相当
する放電電流ＩＢ’，ＩＣ’で放電する。

【００６２】そして、図１の場合とほぼ同様にして補償
電流ＩＤ，ＩＤ’が形成され、補償電流ＩＤ，ＩＤ’で
コンデンサ（Ｃ１），（Ｃ２）それぞれが充電され、コ
ンデンサ（Ｃ１）の放電が防止される。

【００６３】さらに、コンデンサ（Ｃ１）のホールド電
圧にしたがってトランジスタ（Ｑ３３）のエミッタ電流
が変化し、トランジスタ（Ｑ３４）のコレクタ，エミッ
タ間インピーダンスが前記ホールド電圧の逆に変化す
る。

【００６４】そして、入力端子（９）のビデオ信号が、
抵抗（Ｒ１１）と、トランジスタ（Ｑ３４）のコレク
タ，エミッタ間インピーダンス，抵抗（Ｒ１９）の直列
回路とで分圧されて出力端子（１０）から出力される。

【００６５】そのため、出力端子（１０）から出力され
るビデオ信号は、入力端子（９）のビデオ信号の直流成
分の増，減の逆にレベルシフトされてクランプされる。

【００６６】従って、図３においては、コンデンサ（Ｃ
１）が例えば広帯域増幅器の結合コンデンサと等価なコ
ンデンサとして動作し、所望のレベルにシフトされたビ
デオ信号が出力端子（１０）から後段回路部に供給され
る。

【００６７】尚、前記両実施例では入力信号を復調カラ
ーバースト信号，ビデオ信号それぞれとしたが、入力信
号を音声信号などの種々の信号を入力信号とし、コンデ
ンサ（Ｃ１）を種々の信号のピークホールドコンデン
サ，結合コンデンサとして用いることができるのはもち
ろんである。

【００６８】また、ピークホールド部（６），
（６）’，模擬部（７），定電圧回路部（８）等が前記
両実施例と異なるトランジスタ構成で形成されていてよ
いのももちろんである。

【００６９】

【発明の効果】本発明は、以上説明したように構成され
ているため、以下に記載するような効果を奏する。

【００７０】ＰＮ接合によって形成されたピークホール
ド部の主コンデンサの放電低下を、放電模擬部の副コン
デンサの放電低下から検出し、副コンデンサの放電低下
に追従した定電圧回路部の主，副補償電流を主，副コン
デンサそれぞれに注入し、主コンデンサの非充電期間の
放電を防止し、主コンデンサを充電された電位に保持し
たことにより、従来は内蔵できなかったピークホールド
コンデンサ，結合コンデンサをバイポーラ型の半導体集
積回路に内蔵し、コンデンサ内蔵型のピークホールド用
集積回路，コンデンサ結合型の低周波あるいは広帯域増
幅器用集積回路等を提供することができる。

【００７１】そして、ピークホールドコンデンサを外付
けしなくてよいため、ＡＣＣ回路等の製造を容易に行う
ことができる。

【００７２】また、低周波または広帯域の増幅器用集積
回路をコンデンサ結合型に形成し、回路設計等を容易に
行うことができる。

【図面の簡単な説明】

【図１】本発明の集積回路の１実施例である。

【図２】本発明の集積回路のその他の実施例である。

【図３】本発明の集積回路のその他の実施例である。

【符号の説明】

１電源端子２入力端子３入力端子４入力端子５ＡＣＣ増幅部６ピークホールド部７放電模擬部８定電圧回路部Ｃ１主コンデンサＣ２副コンデンサ

Claims

【特許請求の範囲】

【請求項１】トランジスタにより構成されたホールド
部と、該ホールド部からの入力電流により間欠的に充電
され非充電期間に前記ホールド部より一定の電流で放電
するコンデンサと、該コンデンサが接続されたホールド
部とほぼ同一に構成された電流流入回路とからなり、前
記コンデンサの充電時に前記電流流入回路からの出力電
流により前記コンデンサからホールド部へ放電する放電
電流を補償することを特徴とした集積回路。