JPH0244174B2 - - Google Patents
Info
- Publication number
- JPH0244174B2 JPH0244174B2 JP57128572A JP12857282A JPH0244174B2 JP H0244174 B2 JPH0244174 B2 JP H0244174B2 JP 57128572 A JP57128572 A JP 57128572A JP 12857282 A JP12857282 A JP 12857282A JP H0244174 B2 JPH0244174 B2 JP H0244174B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- resistor
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 12
- 238000007599 discharging Methods 0.000 claims description 8
- 230000003213 activating effect Effects 0.000 claims 2
- 230000010356 wave oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Description
【発明の詳細な説明】
本発明は低電圧の電源電圧源で作動する電圧制
御発振回路に関し、電源電圧源が約1.8ボルトで
あつても動作する電圧制御発振回路を提供するに
ある。
御発振回路に関し、電源電圧源が約1.8ボルトで
あつても動作する電圧制御発振回路を提供するに
ある。
従来、電圧制御発振回路として第１図の回路が
用いられている。しかし、第１図の発振回路で
は、電源電圧Vccが、1.8ボルトの場合、極めて小
さな発振出力しか得られない欠点がある。
用いられている。しかし、第１図の発振回路で
は、電源電圧Vccが、1.8ボルトの場合、極めて小
さな発振出力しか得られない欠点がある。
以下、第１図及び第２図によつて従来の電圧制
御発振回路に就いて説明する。
御発振回路に就いて説明する。
第１図の電圧制御発振回路はトランジスタ
Q11，Q12からなる差動対と電流源用トランジス
タQ13からなる差動増幅器と、抵抗Ｒとコンデン
サＣからなるCR回路と、能動負荷用のトランジ
スタQ14，Q15と、分割抵抗R1〜R3から形成され
ている。また、E0はバイアス電圧であり、Vccは
電源電圧、Vsは基準電圧源である。１は電圧制
御発振回路の出力端子であり、方形波の出力を得
る。
Q11，Q12からなる差動対と電流源用トランジス
タQ13からなる差動増幅器と、抵抗Ｒとコンデン
サＣからなるCR回路と、能動負荷用のトランジ
スタQ14，Q15と、分割抵抗R1〜R3から形成され
ている。また、E0はバイアス電圧であり、Vccは
電源電圧、Vsは基準電圧源である。１は電圧制
御発振回路の出力端子であり、方形波の出力を得
る。
斯る電圧制御発振回路に於て、電源が投入され
るとトランジスタQ11はオフとなり、トランジス
タQ12はオンとなる。同時にトランジスタQ14，
Q15がオンとなるので、トランジスタQ12のベー
ス電極のｂ点の電圧VAは分割抵抗R1〜R3によつ
て次式のように定まる。
るとトランジスタQ11はオフとなり、トランジス
タQ12はオンとなる。同時にトランジスタQ14，
Q15がオンとなるので、トランジスタQ12のベー
ス電極のｂ点の電圧VAは分割抵抗R1〜R3によつ
て次式のように定まる。
VA＝R3／R1／R2＋R3×VS ……(1)
同時に、コンデンサＣに充電電流ｉが流れ込み
トランジスタQ11のベース電極のａ点の電圧は上
昇する。そして、ａ点の電圧がｂ点の電圧VAを
越えると、トランジスタQ11がオンとなり、トラ
ンジスタQ12はオフとなる。このとき、トランジ
スタQ14，Q15はオフとなるので、ｂ点の電圧VB
は次式のようになる。
トランジスタQ11のベース電極のａ点の電圧は上
昇する。そして、ａ点の電圧がｂ点の電圧VAを
越えると、トランジスタQ11がオンとなり、トラ
ンジスタQ12はオフとなる。このとき、トランジ
スタQ14，Q15はオフとなるので、ｂ点の電圧VB
は次式のようになる。
VB＝R3／R3＋R2VS ……(2)
同時にコンデンサＣに充電された電荷は抵抗Ｒ
を介して放電され、ａ点の電位は降下する。そし
て、ａ点の電圧がｂ点の電圧VBより小さくなる
と、トランジスタQ11はオフとなり、トランジス
タQ12がオンとなる。再びコンデンサＣに充電が
開始され、ａ点の波形が第２図Ｉに示す如く繰り
返され、出力端子１から第２図の如き出力を得
ることができる。
を介して放電され、ａ点の電位は降下する。そし
て、ａ点の電圧がｂ点の電圧VBより小さくなる
と、トランジスタQ11はオフとなり、トランジス
タQ12がオンとなる。再びコンデンサＣに充電が
開始され、ａ点の波形が第２図Ｉに示す如く繰り
返され、出力端子１から第２図の如き出力を得
ることができる。
然し乍ら、斯る従来の電圧制御発振回路のａ点
とｂ点の出力は以下に説明するように小さいもの
となる。電源電圧Vccの電圧損失としてトランジ
スタVBE（ベース・エミツタ間電圧）とVCE(SAT)（飽
和電圧）が関与し、VBEは約0.7ボルトであり、
VCE(SAT)は約0.1ボルトである。VBの電圧はトラン
ジスタQ13のVCE(SAT)とトランジスタQ11，Q12の
VBEが関与する為に、約0.8ボルト以上でなければ
ならなく、VAはトランジスタQ14，Q15のVCE(SAT)
とVBEが関与する為、電源電圧Vccから約0.8ボル
ト引いた値となる。従つて、電源電圧源Vccが1.8
ボルトの低電圧の場合、出力端子１からの出力波
形の振幅（VA−VB）は次式のようになる。
とｂ点の出力は以下に説明するように小さいもの
となる。電源電圧Vccの電圧損失としてトランジ
スタVBE（ベース・エミツタ間電圧）とVCE(SAT)（飽
和電圧）が関与し、VBEは約0.7ボルトであり、
VCE(SAT)は約0.1ボルトである。VBの電圧はトラン
ジスタQ13のVCE(SAT)とトランジスタQ11，Q12の
VBEが関与する為に、約0.8ボルト以上でなければ
ならなく、VAはトランジスタQ14，Q15のVCE(SAT)
とVBEが関与する為、電源電圧Vccから約0.8ボル
ト引いた値となる。従つて、電源電圧源Vccが1.8
ボルトの低電圧の場合、出力端子１からの出力波
形の振幅（VA−VB）は次式のようになる。
VA−VB≒Vcc−1.6≒1.8−1.6≒0.2 ……(3)
このように振幅電圧は僅か0.2ボルトしか得ら
れない。第１図の電圧制御発振回路は電源電圧
Vccが1.8ボルトの場合は使用できないことは明ら
かである。
れない。第１図の電圧制御発振回路は電源電圧
Vccが1.8ボルトの場合は使用できないことは明ら
かである。
本発明は上述に鑑みなされたものであつて、そ
の目的は1.8ボルト程の小さな電源電圧であつて
も、大きな振幅電圧を得る電圧制御発振回路を提
供するにある。
の目的は1.8ボルト程の小さな電源電圧であつて
も、大きな振幅電圧を得る電圧制御発振回路を提
供するにある。
以下、本発明の電圧制御発振回路の実施例に就
いて第３図及び第４図に基づき説明する。
いて第３図及び第４図に基づき説明する。
第３図に於て、１は第２図の如き方形波の発
振出力を得る出力端子である。２は差動増幅回路
であり、バイアス電圧E1によつて自己バイアス
されたPNPトランジスタQ1から形成された定電
流源回路３とPNPトランジスタQ2，Q3からなる
差動対とPNPトランジスタQ2，Q3のコレクタに
接続された負荷抵抗R4，R5から形成されている。
そして、PNPトランジスタQ2と負荷抵抗R4との
接続点にNPNトランジスタQ5のベースが接続さ
れ、PNPトランジスタQ3のコレクタと負荷抵抗
R5との接続点にNPNトランジスタQ7のベースが
接続されている。NPNトランジスタQ6のコレク
タがPNPトランジスタQ2と負荷抵抗R4の接続点
に接続され、そのベースがPNPトランジスタQ3
と負荷抵抗R5の接続点に接続される。そして、
NPNトランジスタQ5〜Q7のエミツタは接地され
る。NPNトランジスタQ5のコレクタは電流源回
路４に接続されている。電流源回路４はPNPト
ランジスタQ4と抵抗R6から形成されている。５
は並列接続されたコンデンサC0と抵抗R0から形
成されたCR回路である。そして、電流源回路４
とCR回路５から充放電回路７が形成されている。
PNPトランジスタQ3のベース側には抵抗R1〜R3
が接続され、抵抗R1の他端が基準電圧源VSに、
抵抗R2の他端がトランジスタQ7のコレクタにそ
れぞれ接続され、抵抗R3の他端が接地されてい
る。
振出力を得る出力端子である。２は差動増幅回路
であり、バイアス電圧E1によつて自己バイアス
されたPNPトランジスタQ1から形成された定電
流源回路３とPNPトランジスタQ2，Q3からなる
差動対とPNPトランジスタQ2，Q3のコレクタに
接続された負荷抵抗R4，R5から形成されている。
そして、PNPトランジスタQ2と負荷抵抗R4との
接続点にNPNトランジスタQ5のベースが接続さ
れ、PNPトランジスタQ3のコレクタと負荷抵抗
R5との接続点にNPNトランジスタQ7のベースが
接続されている。NPNトランジスタQ6のコレク
タがPNPトランジスタQ2と負荷抵抗R4の接続点
に接続され、そのベースがPNPトランジスタQ3
と負荷抵抗R5の接続点に接続される。そして、
NPNトランジスタQ5〜Q7のエミツタは接地され
る。NPNトランジスタQ5のコレクタは電流源回
路４に接続されている。電流源回路４はPNPト
ランジスタQ4と抵抗R6から形成されている。５
は並列接続されたコンデンサC0と抵抗R0から形
成されたCR回路である。そして、電流源回路４
とCR回路５から充放電回路７が形成されている。
PNPトランジスタQ3のベース側には抵抗R1〜R3
が接続され、抵抗R1の他端が基準電圧源VSに、
抵抗R2の他端がトランジスタQ7のコレクタにそ
れぞれ接続され、抵抗R3の他端が接地されてい
る。
さて、第３図の電圧制御発振回路の動作に就い
て説明する。尚、ａ点からは第２図Ｉの如きコン
デンサC0の充放電による出力波形を得、ｂ点か
らは第２図如き方形波の発振出力を得る。さ
て、PNPトランジスタQ2がオンであつて、PNP
トランジスタQ3がオフであるとき、ｂ点電圧VA
は次式のように示される。
て説明する。尚、ａ点からは第２図Ｉの如きコン
デンサC0の充放電による出力波形を得、ｂ点か
らは第２図如き方形波の発振出力を得る。さ
て、PNPトランジスタQ2がオンであつて、PNP
トランジスタQ3がオフであるとき、ｂ点電圧VA
は次式のように示される。
VA＝R3／R2＋R3VS ……(4)
この時、CR回路５のコンデンサC0に電流源回
路４から充電々流が流れ込み、aa点の電位は上
昇する。ａ点の電位がVAを越えると、PNPトラ
ンジスタQ2はオフとなり、PNPトランジスタQ3
はオンとなる。コンデンサC0の充電々流は抵抗
R0を介して放電されａ点の電位は降下する。こ
のとき、PNPトランジスタQ3がオンとなるので
NPNトランジスタQ7がオンとなり、抵抗R2に電
流が流れる。従つて、ｂ点の電圧VBは分割抵抗
R1〜R3と基準電圧源VSによつて定まる。
路４から充電々流が流れ込み、aa点の電位は上
昇する。ａ点の電位がVAを越えると、PNPトラ
ンジスタQ2はオフとなり、PNPトランジスタQ3
はオンとなる。コンデンサC0の充電々流は抵抗
R0を介して放電されａ点の電位は降下する。こ
のとき、PNPトランジスタQ3がオンとなるので
NPNトランジスタQ7がオンとなり、抵抗R2に電
流が流れる。従つて、ｂ点の電圧VBは分割抵抗
R1〜R3と基準電圧源VSによつて定まる。
VB＝R2R3／R2R3＋R1VS ……(5)
コンデンサC0の充電々流が放電され、ａ点の
電圧がVBより小さくなると、再びPNPトランジ
スタQ2がオンとなり、PNPトランジスタQ3がオ
フとなる。そして、コンデンサC0が充電を開始
し同じ動作を繰り返す。
電圧がVBより小さくなると、再びPNPトランジ
スタQ2がオンとなり、PNPトランジスタQ3がオ
フとなる。そして、コンデンサC0が充電を開始
し同じ動作を繰り返す。
第４図、第５図は本発明の他の実施例である。
第４図の実施例はPNPトランジスタQ2，Q3及び
NPNトランジスタQ7がマルチエミツタ構造にな
つている点と、電流源回路４がPNPトランジス
タQ8，Q9及び抵抗R6，R7から形成されている点
が相違するだけであつて、他の回路の構成は第３
図の実施例と同じであり、その動作も第３図と同
一である。また、第５図の実施例は差動増幅器２
の負荷抵抗R4の他端にダイオード接続された
NPNトランジスタQ10が付加され、PNPトラン
ジスタQ2のスイツチング時のオバーシユートを
防止するものである。第４図、第５図の実施例の
PNPトランジスタQ2，Q3及びNPNトランジスタ
Q7をマルチエミツタ構造とすることにより、電
流容量を増大するものである。また、第３図乃至
第５図を通し、NPNトランジスタQ6はPNPトラ
ンジスタQ3が動作するとバイアスされてNPNト
ランジスタQ5のベース・エミツタ間を急激に低
下させ、出力波形の立ち上り、立ち下りを急峻な
ものとする効果を有する。また、本発明の電圧制
御発振回路は、その分割抵抗R1〜R3の組み合せ
は差動増幅回路２がPNPトランジスタによつて
形成され、NPNトランジスタQ7が動作すること
によつて抵抗R3に並列に抵抗R2が付加するよう
に形成されている。従つて、VAとVBの電位差、
即ち出力端子１から出力される出力波形の振幅電
圧を大きくすることができる利点を有する。
第４図の実施例はPNPトランジスタQ2，Q3及び
NPNトランジスタQ7がマルチエミツタ構造にな
つている点と、電流源回路４がPNPトランジス
タQ8，Q9及び抵抗R6，R7から形成されている点
が相違するだけであつて、他の回路の構成は第３
図の実施例と同じであり、その動作も第３図と同
一である。また、第５図の実施例は差動増幅器２
の負荷抵抗R4の他端にダイオード接続された
NPNトランジスタQ10が付加され、PNPトラン
ジスタQ2のスイツチング時のオバーシユートを
防止するものである。第４図、第５図の実施例の
PNPトランジスタQ2，Q3及びNPNトランジスタ
Q7をマルチエミツタ構造とすることにより、電
流容量を増大するものである。また、第３図乃至
第５図を通し、NPNトランジスタQ6はPNPトラ
ンジスタQ3が動作するとバイアスされてNPNト
ランジスタQ5のベース・エミツタ間を急激に低
下させ、出力波形の立ち上り、立ち下りを急峻な
ものとする効果を有する。また、本発明の電圧制
御発振回路は、その分割抵抗R1〜R3の組み合せ
は差動増幅回路２がPNPトランジスタによつて
形成され、NPNトランジスタQ7が動作すること
によつて抵抗R3に並列に抵抗R2が付加するよう
に形成されている。従つて、VAとVBの電位差、
即ち出力端子１から出力される出力波形の振幅電
圧を大きくすることができる利点を有する。
更にまた、本発明の電圧制御発振回路は大別す
ると、差動増幅器２と二つの基準電圧源を設定す
る分割抵抗R1〜R3による基準電圧源回路６と電
流源回路４とCR回路５から形成された充放電回
路７から形成されている。そして、差動増幅器２
の動作信号が負荷回路とNPNトランジスタQ5，
Q7によつて基準電圧源回路６と充放電回路７に
供給するようになされている。充放電回路７は
NPNトランジスタQ5をオンとすることによつ
て、PNPトランジスタQ4にバイアスを与え、コ
ンデンサC0に充電々流を流し込む。トランジス
タQ4とQ5の電圧損失はPNPトランジスタQ4の
VBEとNPNトランジスタQ5のVCE(SAT)が関与する
だけであり、その値は約0.8ボルトである。従つ
て、充放電回路７の最小動作電圧は0.8ボルトで
ある。そして、電源電圧が1.8ボルトの場合、ａ
点の充放電回路７による弛張発振出力の振幅は０
ボルトから約1.7ボルトまで可能となる利点を有
する。
ると、差動増幅器２と二つの基準電圧源を設定す
る分割抵抗R1〜R3による基準電圧源回路６と電
流源回路４とCR回路５から形成された充放電回
路７から形成されている。そして、差動増幅器２
の動作信号が負荷回路とNPNトランジスタQ5，
Q7によつて基準電圧源回路６と充放電回路７に
供給するようになされている。充放電回路７は
NPNトランジスタQ5をオンとすることによつ
て、PNPトランジスタQ4にバイアスを与え、コ
ンデンサC0に充電々流を流し込む。トランジス
タQ4とQ5の電圧損失はPNPトランジスタQ4の
VBEとNPNトランジスタQ5のVCE(SAT)が関与する
だけであり、その値は約0.8ボルトである。従つ
て、充放電回路７の最小動作電圧は0.8ボルトで
ある。そして、電源電圧が1.8ボルトの場合、ａ
点の充放電回路７による弛張発振出力の振幅は０
ボルトから約1.7ボルトまで可能となる利点を有
する。
上述の如く本発明の電圧制御発振回路は1.8ボ
ルト程度の低電圧源で作動する極めて特徴的な回
路を提供することができる。勿論本発明の電圧制
御発振回路は低い電源電圧のみならず高い電源電
圧の場合であつても用いることができることは明
らかである。
ルト程度の低電圧源で作動する極めて特徴的な回
路を提供することができる。勿論本発明の電圧制
御発振回路は低い電源電圧のみならず高い電源電
圧の場合であつても用いることができることは明
らかである。
第１図は従来の電圧制御発振回路、第２図は電
圧制御発振回路の充放電回路の出力波形を示す
図、第３図乃至第５図は本発明の電圧制御発振回
路の実施例である。
圧制御発振回路の充放電回路の出力波形を示す
図、第３図乃至第５図は本発明の電圧制御発振回
路の実施例である。
Claims (1)
- １ 第１のPNPトランジスタを含む定電流源回
路と第２と第３のPNPトランジスタからなるト
ランジスタ差動対と該第２と該第３のPNPトラ
ンジスタのコレクタに夫々接続された第１と第２
の負荷回路からなる差動増幅回路と、第１の
NPNトランジスタによつて制御された定電流源
回路を介して充電電流が供給されるようになされ
た並列接続された抵抗とコンデンサからなる充電
回路と、該第３のPNPトランジスタのベースに
第１乃至第３の抵抗が接続され、該第１の抵抗の
他端が安定化電源に接続され、該第２の抵抗の他
端が該第３のPNPトランジスタのコレクタと該
第２の負荷回路との接続点にベースが接続された
第２のNPNトランジスタのコレクタに接続され、
該第２のNPNトランジスタのエミツタと該第３
の抵抗の他端が接地されてなる基準電圧源回路
と、該第２のPNPトランジスタのコレクタと該
第１の負荷回路と該第１のNPNトランジスタの
ベースとの接続点にコレクタが接続され、該第３
のPNPトランジスタのコレクタと該第２の負荷
回路との接続点にベースが接続され、且つエミツ
タが接地された第３のNPNトランジスタとを具
え、該第２のNPNトランジスタを作動させるこ
とによつて該基準電圧源回路の基準電圧の電位を
可変する手段と、該第３のNPNトランジスタを
作動させることによつて該充電回路の充電電荷を
を放電させる手段とを含むことを特徴とする電圧
制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128572A JPS5919422A (ja) | 1982-07-23 | 1982-07-23 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57128572A JPS5919422A (ja) | 1982-07-23 | 1982-07-23 | 電圧制御発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919422A JPS5919422A (ja) | 1984-01-31 |
| JPH0244174B2 true JPH0244174B2 (ja) | 1990-10-03 |
Family
ID=14988066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57128572A Granted JPS5919422A (ja) | 1982-07-23 | 1982-07-23 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919422A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936417A (ja) * | 1982-08-24 | 1984-02-28 | Sanyo Electric Co Ltd | 発振回路 |
| JPH062342Y2 (ja) * | 1990-12-10 | 1994-01-19 | ローム株式会社 | 発振回路 |
-
1982
- 1982-07-23 JP JP57128572A patent/JPS5919422A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5919422A (ja) | 1984-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0119294B2 (ja) | ||
| JPS607414B2 (ja) | ミュ−テイング回路 | |
| JPH0321927B2 (ja) | ||
| JPS635922B2 (ja) | ||
| JP3036756B2 (ja) | 発振回路 | |
| JPH063449Y2 (ja) | 台形波発生回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JPS6044845B2 (ja) | 発振回路 | |
| JPH053933B2 (ja) | ||
| JPH0352023Y2 (ja) | ||
| JPS5919422A (ja) | 電圧制御発振回路 | |
| JPH0659020B2 (ja) | 非安定マルチバイブレ−タ | |
| JPH0233407Y2 (ja) | ||
| JP2520466B2 (ja) | 時定数回路 | |
| JPH0254689B2 (ja) | ||
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS5821234Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPH0766303B2 (ja) | 微少電流生成回路とこの回路を用いた発振回路 | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS5928313B2 (ja) | 水平発振回路 | |
| JPS5816271Y2 (ja) | 非安定マルチバイブレ−タ | |
| JPS60173917A (ja) | 発振回路 | |
| JPS59214317A (ja) | 信号発生回路 | |
| JPS5911228B2 (ja) | 垂直偏向回路 | |
| JPH02890B2 (ja) |