JPH0677343U - ディザー回路付きａｄ変換回路 - Google Patents

Abstract

(57)【要約】 【目的】 ＡＤ変換器の入力にディザー信号を加えるＡ
Ｄ変換回路に於いて、ディザー信号をＡＤ変換器の比較
電圧側に加算することにより、ディザー回路を簡素化
し、又、性能向上したディザー回路付ＡＤ変換回路を提
供する。 【構成】 ＡＤ変換器に加える比較電圧端に加算器を設
ける。当該加算器の１入力端にディザー信号を接続す
る。当該加算器の他の入力端に比較電圧を接続する。さ
らに、当該ＡＤ変換器の出力端にデジタル信号処理器を
接続して、デジタル平均化処理を行い、ディザー回路付
ＡＤ変換回路を構成する。他の実施例として、ＡＤ変換
器に加える複数の比較電圧端のうち、一端にのみ加算器
を設けてもよい。又、他の実施例として、複数の比較電
圧に共通する電圧発生端に加算器を設けてもよい。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は光信号処理装置におけるＡＤ変換回路のようにディザー回路を有する 場合に、回路を簡素化し、性能向上したディザー回路付ＡＤ変換回路に関する。

【０００２】

【従来の技術】

一般にアナログ信号を量子化する場合、量子化ビット誤差が発生することが知 られている。この量子化ビット誤差を低減する工夫として、ディザー信号を加え ることが知られている。

【０００３】 ディザー信号とは、デジタル平均化処理を行う際に、Ｓ／Ｎ比劣化を防ぐため に故意に入れる小信号雑音のことである。通常、量子化を行うと、入力に無関係 の一定周期の信号がＡ／Ｄ変換器より出力されることがある。これは入力信号の 帯域内に特定周波数の雑音が発生し、量子化雑音レベルが一様にならないためで あり、これが原因でＳ／Ｎ特性が劣化することになる。このＳ／Ｎ比劣化を防ぐ ためディザ信号を加えるものである。

【０００４】 従来のディザー回路を有するＡＤ変換回路の構成を示すブロック図は図２に示 すようなものである。

【０００５】 アナログ入力信号はＡＤ変換器１に入力する前に、加算器２により、ディザー 信号３と加算される。

【０００６】 又、ＡＤ変換器１には、基準電圧として、最大電圧を供給する比較電圧４と最 小電圧を供給する比較電圧４が与えられる。ＡＤ変換器１の出力はデジタル信号 処理器５に入力されて、平均化処理がなされる。

【０００７】

【考案が解決しようとする課題】 従来のディザー回路付ＡＤ変換回路は次のような欠点をもっていた。

【０００８】 アナログ信号が広帯域の場合は、アナログ信号のＳ／Ｎ比を劣化させずにディ ザーを加えるためには、広帯域の加算器が必要となる。例えば光信号処理装置で は、数百ＭＨｚの帯域の入力信号を取り扱う必要がある。もしも十分な広い帯域 の加算器が使用できない場合は、性能が制限される。

【０００９】 又、デジタルデータを対数変換する時に、レベルの高い信号には、ディザー 信号は相対的に影響の少ないものとなり、本来ディザー信号の加算は不要なもの であり、無駄な構成をしていることになる。

【００１０】 本考案は、上述したような従来の技術が有する問題点に鑑みてなされるもので あって、ディザー信号をＡＤ変換器の比較電圧側に加算することにより、ディザ ー回路を簡素化し、又性能向上したディザー回路付ＡＤ変換回路を提供するもの である。

【００１１】

【課題を解決するための手段】

この考案によれば、ＡＤ変換器の入力にディザー信号を加えるＡＤ変換回路に 於いて、ＡＤ変換器に加える比較電圧端に加算器を設ける。当該加算器の１入力 端にディザー信号を接続する。当該加算器の他の入力端に比較電圧を接続する。 さらに、当該ＡＤ変換器の出力端にデジタル信号処理器を接続して、デジタル平 均化処理を行い、ディザー回路付ＡＤ変換回路を構成する。

【００１２】 又、他の実施例として、ＡＤ変換器に加える複数の比較電圧端のうち、一端に のみ加算器を設ける。当該加算器の１入力端にディザー信号を接続する。当該加 算器の他の入力端に比較電圧を接続する。このようにディザー回路付ＡＤ変換回 路を構成してもよい。

【００１３】 又、他の実施例として、ＡＤ変換器に加える複数の比較電圧に共通する電圧発 生端に加算器を設ける。当該加算器の入力端にディザー信号を接続する。当該加 算器の他の入力端に共通電圧を接続する。このようにディザー回路付ＡＤ変換回 路を構成してもよい。

【００１４】

【作用】

本考案では、比較電圧側に加算器を設けたので、加算器の周波数帯域はディザ ー信号が通過する周波数範囲でよい。

【００１５】 一般にディザー信号の周波数帯域はアナログ入力信号に比べ十分狭いものであ り、このため、従来のような、広帯域のアナログ信号のＳ／Ｎ比を劣化させずに ディザー信号を加算するための広帯域の加算器の必要がないので、簡素な回路構 成が可能となり、ディザー回路を簡素化できる。

【００１６】 又、使用する加算器の帯域に対して、より広帯域のアナログ信号を取り扱うこ とが可能となるので、ディザー回路付きＡＤ変換回路の性能を向上できる。

【００１７】 また、デジタルデータを対数変換する時は、レベルの高い信号にはディザー信 号を低減して与えるので、不要な雑音がなくＳ／Ｎ特性が向上する。

【００１８】

【実施例】

本考案の実施例について図面を参照して説明する。

【００１９】 図１は本考案の構成を示すブロック図である。

【００２０】 図７は入力信号対出力コードの説明図である。

【００２１】 図１に於いて示すように、ＡＤ変換器１の基準電圧（Ｖｍａｘ）の入力端に、 加算器２を設ける。加算器２の１入力端には、ディザー信号３を接続する。加算 器２の他の入力端には、比較電圧４を接続する。

【００２２】 入力信号に対する出力コードは次のように求められる。先ず、ディザー信号の 付加が無い場合には、アナログ入力信号と比較電圧とをＡ／Ｄ変換器に与えたと きに得られるデジタル出力コードは図７の（ａ）に示す通りとなる。

【００２３】 次に、図５に於いて示すように、従来のディザー付加回路に於いては、アナロ グ入力信号にディザー信号が加算される。又、アナログ入力信号にディザー信号 が加算された場合には、アナログ入力信号とディザー信号と比較電圧とをＡ／Ｄ 変換器に与えたときに得られるデジタル出力コードは図７の（ｂ）に示す通りと なる。

【００２４】 次に、図６に於いて示すように、本考案に於いては、比較電圧の最大電圧端に ディザー信号を加算する。又、リファレンス電圧にディザー信号が加算された場 合には、アナログ入力信号と比較電圧とディザー信号とをＡ／Ｄ変換器に与えた ときに得られるデジタル出力コードは図７の（ｃ）に示す通りとなる。

【００２５】 すなわち、比較電圧にディザー信号を加算すると、比較電圧が一定でなくなり 、結果的にアナログ信号にディザーが加算された状態になる。しかし、比較電圧 の片方だけに（例えばデジタルコードの低い方）ディザーが大きく影響されるた め、そのノイズ幅はアナログの入力電圧に比例して、図６のように、デジタルコ ードの低い方に大きくディザー信号が入力され、デジタルコードの大きい方に小 さくディザー信号が入力されるようになる。

【００２６】 これにより、フルスケールで対数変換するとき、デジタルコードが大きい場合 は、ディザー信号が不要に入力されない。

【００２７】 次に、図３に他の実施例として実施例２を示す。

【００２８】 図３に於いては、ディザー信号３は比較電圧のＶｍａｘ基準電圧だけでなく、 Ｖｍｉｎ基準電圧にも加算する。

【００２９】 これにより、図１の場合が、デジタルコードの低い方に加重加算されたのに対 し、図３の場合には、比較電圧のＶｍｉｎ基準電圧のほうにもディザー信号が加 算されることから、デジタルコードの高い方にも加重加算され、結局、デジタル コードの低い方から高い方まで一様にディザー信号が加算されることになる。

【００３０】 すなわち、比較電圧全体にディザーを加える事により、従来のディザーと全く 同様の性能を得る事ができる。

【００３１】 次に、図４に他の実施例として実施例３を示す。

【００３２】 図３に於いては、デイザー信号を比較電圧のＶｍａｘ基準電圧と共に、Ｖｍｉ ｎ基準電圧にもそれぞれ加算したが、図４に於いては、比較電圧の共通電圧発生 器６に直接ディザー信号３を加算器２により加算する。

【００３３】 すなわち、ツェナーダイオード等により、ディザーと比較電圧が同時に発生で きる回路を用いることにより、比較電圧発生回路とディザーを発生させる回路を 共有化、共通化させ、加算回路の構成を簡素化できる。

【００３４】

【考案の効果】

以上説明したように本考案は構成されているので、次に記載する効果を奏する 。

【００３５】 ディザー信号をＡＤ変換器の比較電圧に加算することにより、ディザー回路を 簡素化し、又性能向上したデイザー回路付ＡＤ変換回路を提供することができる 。

【図面の簡単な説明】

【図１】本考案の構成を示すブロック図である。

【図２】従来の構成を示すブロック図である。

【図３】実施例２を示すブロック図である。

【図４】実施例３を示すブロック図である。

【図５】従来のディザー付加回路の動作説明図である。

【図６】本考案に於けるディザー付加回路の動作説明図
である。

【図７】入力信号対出力コードの説明図である。

【符号の説明】

１ ＡＤ変換器 ２ 加算器 ３ ディザー信号発生器 ４ 比較電圧発生器 ５ デジタル信号処理器 ６ 共通電圧発生器

Claims (3)

【実用新案登録請求の範囲】
1. 【請求項１】 ＡＤ変換器の入力にディザー信号を加え
   るＡＤ変換回路に於いて、 ＡＤ変換器（１）の出力端に、デジタル平均化処理を行
   うデジタル信号処理器（５）を設け、 ＡＤ変換器に加える比較電圧端に加算器（２）を設け、 当該加算器の１入力端にディザー信号（３）を接続し、 当該加算器の他の入力端に比較電圧（４）を接続したこ
   とを特徴としたディザー回路付ＡＤ変換回路
2. 【請求項２】 ＡＤ変換器に加える複数の比較電圧端の
   うち、一端にのみ加算器（２）を設け、 当該加算器の１入力端にディザー信号（３）を接続し、 当該加算器の他の入力端に比較電圧（４）を接続したこ
   とを特徴とする請求項１記載のディザー回路付ＡＤ変換
   回路
3. 【請求項３】 ＡＤ変換器に加える複数の比較電圧に共
   通する電圧発生端に加算器（２）を設け、 当該加算器の１入力端にディザー信号（３）を接続し、 当該加算器の他の入力端に共通電圧（６）を接続したこ
   とを特徴とする請求項１記載のディザー回路付ＡＤ変換
   回路