JPH0678171A - 同期信号処理装置 - Google Patents

同期信号処理装置

Info

Publication number
JPH0678171A
JPH0678171A JP22714192A JP22714192A JPH0678171A JP H0678171 A JPH0678171 A JP H0678171A JP 22714192 A JP22714192 A JP 22714192A JP 22714192 A JP22714192 A JP 22714192A JP H0678171 A JPH0678171 A JP H0678171A
Authority
JP
Japan
Prior art keywords
signal
composite
output
synchronizing signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22714192A
Other languages
English (en)
Inventor
Tadashi Amino
忠 網野
Nobukazu Hosoya
信和 細矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP22714192A priority Critical patent/JPH0678171A/ja
Publication of JPH0678171A publication Critical patent/JPH0678171A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】 【目的】 本発明は、同期信号の小さい映像信号が入力
された場合にも正常に同期信号を分離することを目的と
する。 【構成】 本発明は、入力された複合映像信号から結合
コンデンサC1を介し、複合同期信号を分離する。そし
て、LPF4の出力をコンデンサC4と抵抗R7からな
る回路で積分して、その値によってノイズ成分が大きい
と判断されたら、抵抗R8を導通させて結合コンデンサ
C1の放電を早くして、ノイズ成分の影響を受けなくす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は複合映像信号より同期信
号を分離する同期信号処理装置に関するものである。
【0002】
【従来の技術】図4に原理図の回路図を示す。同期分離
回路の入力端子10には正極性の複合映像信号が入力さ
れる。同期分離回路には結合コンデンサ11、第1バイ
アス抵抗12、第2バイアス抵抗13、第1インバータ
回路14、第2インバータ回路15及びスイッチ16よ
り構成されており、第1インバータ回路14の入出力間
はスイッチSWと第2バイアス抵抗13の直列回路によ
り接続されるとともに、該接続点と基準電位間は第1バ
イアス抵抗12を介して接続されている。
【0003】そして、複合映像信号は結合コンデンサ1
1を介して、第1インバータ回路14に入力され、反転
増幅された後第2インバータ回路15を介して反転増幅
され、同期信号として次段の同期判別回路等に供給され
るとともに、スイッチ16の制御信号としても使用され
る。尚、この制御信号は複合映像信号の同期信号期間で
スイッチ16をオンさせるものである。
【0004】次に、この同期分離回路の動作を図面を参
照しながら説明する。正極性の同期信号が入力される
と、X点では図5イに示す信号となり、この複合映像信
号は、第1インバータ回路14により反転増幅され、Y
点では図5ロに示すような信号になる。そして、この反
転増幅された複合映像信号は、さらに第2インバータ回
路15を介することにより、反転増幅されて同期信号を
分離することができる。
【0005】ところで、この分離した同期信号(同図
ハ)がLレベルの期間にスイッチ16をオンし、Hレベ
ルの期間にスイッチ16をオフする制御信号としてスイ
ッチSWに加えられる。
【0006】したがって、同期信号期間(制御信号Lレ
ベル期間)に、スイッチ16をオンすることにより、結
合コンデンサ11は第1バイアス抵抗12を介して、図
5ロに示す出圧Vに相当する量だけ充電される。
【0007】ここで、APLが異なる複合映像信号が入
力されたとき、このAPLの差に応じて、電圧Vの値が
異なり、各複合映像信号により、結合コンデンサ11に
充電される量が変動する。
【0008】つまり、各複合映像信号により電圧Vが異
なり、この電圧Vに応じて結合コンデンサ11が充電さ
れ、X点で直流バイアスが変動することになる。したが
って、APLが異なる複合映像信号が入力されても、同
期信号の先端レベルからの分離レベルは常に一定とな
る。
【0009】一方、同期信号期間以外(制御信号Hレベ
ル期間)に、スイッチ16をオフすることにより、結合
コンデンサ11は第2バイアス抵抗13を介して、充電
電圧が放電される。
【0010】尚、ここで、第2バイアス抵抗13/第1
バイアス抵抗12の値が大きいほど、また第1インバー
タ回路14の利得が高いほど特性が向上する。
【0011】従来例は例えば、特開平3−21170号
公報(H04N 5/08)に記載されている。
【0012】図6に他の従来例の原理図を示す。ここ
で、インバータ回路の出力が切り変わる入力電位をVT
として動作の説明を行う。
【0013】複合映像信号は結合コンデンサC1を介し
て第1インバータ回路1に入力される。そして、第1比
較回路2のプラス側入力にその第1インバータ回路1の
出力信号を、マイナス側入力を第1インバータ回路1の
入力信号を入力して比較を行う。そうして、得られた比
較信号は垂直及び水平同期信号からなる複合同期信号で
ある。
【0014】また、結合コンデンサC1と第1インバー
タ回路1の接続点と、基準電位の間に第1バイアス抵抗
R1が、また上記接続点と第1インバータ回路1の出力
の間に第2バイアス抵抗R2と前記複合信号で制御され
るスイッチ手段SWとの直列回路が接続されている。
【0015】その第1比較回路2の出力が抵抗R3、R
4、R5、コンデンサC2、C3、第2インバータ回路
3からなるLPF(低周波通過フィルタ)4を介して、
抵抗R4、R5の接続点の信号とその信号を第2インバ
ータ回路3を通した信号とを比較することにより垂直同
期信号となる。
【0016】具体的に説明すると、インバータの動作電
圧VTは同期信号の先端とペデスタルレベルの間にあ
り、以下の表1のようになっている。
【0017】
【表1】
【0018】それによって、第1比較回路2の出力は図
3aに示すような複合同期信号となる。そして、この複
合同期信号はLPF4を通ると図3bのような信号とな
る。つまり、垂直同期信号に比べ高周波である水平同期
信号をカットして、垂直同期信号のみ通過させるように
している。第2比較回路5は波形を整形するためのもの
である。それによって出力には垂直同期期間にローレベ
ルである垂直同期信号を得ることができる。ただし、こ
こでのLPF4はインバータを用いた特殊なものであ
り、従来、立ち上がりが急峻で立ち下がりも急峻である
が、このLPFは立ち下がりは緩やかな、立ち上がりは
急峻な特徴を持つ。
【0019】
【発明が解決しようとする課題】しかしながら、従来例
では複合同期信号の垂直同期信号期間にノイズが多く含
まれている場合に、垂直同期期間の低周波成分がなくな
ってしまい、垂直同期信号を取り出せなくなる。それを
解決しようとするためには、複合同期信号の垂直同期期
間のノイズを減少させる必要があり、図5の第1バイア
ス抵抗R1を小さくして、同期期間以外の結合コンデン
サC1の放電量を増やせば良いが、そうすると同期信号
の小さい映像信号が入力された場合に正常に同期分離で
きなくなるという問題があった。
【0020】
【課題を解決するための手段】本発明は、複合映像信号
が入力される結合容量を介して得た信号を反転する反転
増幅手段と、該反転増幅手段の入力信号と出力信号とか
ら複合同期信号を出力する複合同期信号生成手段と、該
複合同期信号生成手段の出力信号により制御される制御
手段と、前記結合容量を充電又は放電するための第1及
び前記制御手段に直列接続された第2バイアス手段と、
前記複合同期生成手段の出力信号の低周波部分を通過す
る低周波通過手段と、この低周波通過手段の入力信号と
出力信号とから垂直同期信号を垂直同期生成手段とから
なる同期信号処理装置において、前記低周波通過手段の
出力によって前記結合容量の放電量を調整するようにし
たことを特徴とする同期信号処理装置を提供するもので
ある。
【0021】
【作用】複合同期信号をLPFを通過し、通過した出力
の垂直同期信号成分を積分し、積分した結果からLPF
の出力中に垂直同期信号成分が多く含まれていると判断
される場合は複合同期分離回路における放電量を小さく
し、LPF出力中に垂直同期信号成分があまり含まれて
いないと判断される場合は複合同期分離回路における放
電量を大きくする。
【0022】複合同期分離回路に入力される映像信号の
垂直同期信号期間にノイズが多く含まれる場合には、複
合同期信号をLPFにかけた出力を積分した結果から垂
直同期信号成分が小さいと判断され、複合同期分離回路
における放電量が大きくなり安定した垂直同期信号がえ
られ、同期信号の小さい映像信号が複合同期分離回路に
入力されれば、複合同期信号をLPFにかけた出力を積
分した結果から垂直同期信号成分が大きいと判断して複
合同期分離回路における放電量が小さくなり、安定して
複合同期分離ができる。
【0023】
【実施例】図1は本発明の第1の実施例を示す図であ
る。従来例と同一部分には同一符号を付け説明は省略す
る。
【0024】D1、D2は電位差を持たせるための第
1、第2ダイオードであり、抵抗R6を介して積分回路
を構成しているコンデンサC4と抵抗R7に接続されて
いる。
【0025】6は垂直同期信号を積分した信号を反転増
幅する第3インバータ回路、D3は第3インバータ回路
6の出力により入力側の結合コンデンサC1の充電電圧
を変化させる第3ダイオードである。
【0026】次に図1を参照しながら、動作説明を行
う。
【0027】従来例と同期分離回路部分は同じである
が、第2インバータ回路3の出力を第1、第2ダイオー
ドD1、D2及び抵抗R6を介して、積分回路のコンデ
ンサC4及び抵抗R7で積分を行い、その平均化した信
号を第3インバータ回路6で反転増幅する。
【0028】垂直同期期間のとき、B点の電位が下がる
ことになる。そして、その電位がC点の電位より少なく
とも2×VF(ダイオードの電圧降下をVFとすると、
その2倍であるから)だけ下がったときに第1及び第2
ダイオードD1、D2は導通して、C点の電位が下が
る。その時のC点の電圧はB点の電位を積分した電圧と
なる。その時コンデンサC4を充電する電流が流れる。
【0029】次に垂直同期期間以外のとき、B点の電位
は下がらないので、第1及び第2のダイオードD1、D
2は導通せず、コンデンサC4の電圧は抵抗R7を介し
て放電する。
【0030】そして、第3インバータ回路6の出力は垂
直同期期間以外のときにC点の電位が上がるために、ロ
ーレベルとなる。また、垂直同期期間のときにはC点の
電位が下がるために、ハイレベルとなる。しかしなが
ら、垂直同期期間にノイズ成分が多く含まれている場
合、B点の電位がそれほど下がらず、それによってC点
の電位が上がるために、第3インバータ回路6の出力は
ローレベルになる。
【0031】そして、第3インバータ回路6の出力がロ
ーレベルの時のみ第3ダイオードD3が導通して、結合
コンデンサC1の充電電圧を放電する抵抗R1に並列に
抵抗R8を接続したようにして、放電を早めるようにす
る。そうすることにより、先ほども述べたように垂直同
期期間のノイズが少なくなる。
【0032】また、垂直同期期間にあまりノイズが含ま
れていない場合には、第3インバータ回路の出力はハイ
レベルとなり、結合コンデンサC1の放電電流は増加し
ないので、同期信号の小さい複合映像信号に対しても確
実に安定した同期分離を行うことができる。
【0033】図2は本発明の第2の実施例である。図1
の実施例と略同一であるが、第3インバータ回路6及び
第3ダイオードD3をFET型のトランジスタTRに置
き換えたものである。
【0034】つまり、トランジスタTRのドレインは垂
直同期期間以外のときにC点の電位が上がるためにトラ
ンジスタTRが導通して、ローレベルとなる。また、垂
直同期期間のときにはC点の電位が下がるために、ハイ
レベルとなる。しかしながら、垂直同期期間にノイズ成
分が多く含まれている場合、B点の電位がそれほど下が
らず、それによってC点の電位が上がるために、トラン
ジスタTRのドレインは略アースに落とせてローレベル
になる。
【0035】そして、トランジスタTRのドレインがロ
ーレベルの時に結合コンデンサC1の充電電圧を放電す
る抵抗R1に抵抗R8を並列に接続したようにして、放
電を早めるようにする。そうすることにより、先ほども
述べたように垂直同期期間のノイズが少なくなる。
【0036】それによって、先ほどと同様な効果を得、
さらに部品点数を減少させることができ、非常に簡単な
構成で同期信号の小さい複合映像信号に対しても確実に
安定した同期分離を行うことができる。
【0037】
【発明の効果】本発明は垂直同期期間にノイズを多く含
む複合映像信号に対しても、また同期信号の小さい複合
映像信号に対しても、簡単な回路構成で安定して複合同
期信号と垂直同期信号を分離して得ることができる。
【図面の簡単な説明】
【図1】本発明の具体的な回路図である。
【図2】本発明の他の実施例の回路図である。
【図3】本発明の各部の波形図である。
【図4】従来例の回路説明図である。
【図5】従来例の各部の波形図である。
【図6】従来例の他の回路図である。
【符号の説明】
1 第1インバータ回路 2 第1比較回路 3 第2インバータ回路 4 LPF(低域周波通過フィルタ) 5 第2比較回路 6 第3インバータ回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複合映像信号が入力される結合容量を介
    して得た信号を反転する反転増幅手段と、 該反転増幅手段の入力信号と出力信号とから複合同期信
    号を出力する複合同期信号生成手段と、 該複合同期信号生成手段の出力信号により制御される制
    御手段と、 前記結合容量を充電又は放電するための第1及び前記制
    御手段に直列接続された第2バイアス手段と、 前記複合同期生成手段の出力信号の低周波部分を通過す
    る低周波通過手段と、 この低周波通過手段の入力信号と出力信号とから垂直同
    期信号を垂直同期生成手段とからなる同期信号処理装置
    において、 前記低周波通過手段の出力によって前記結合容量の放電
    量を調整するようにしたことを特徴とする同期信号処理
    装置。
JP22714192A 1992-08-26 1992-08-26 同期信号処理装置 Pending JPH0678171A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22714192A JPH0678171A (ja) 1992-08-26 1992-08-26 同期信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22714192A JPH0678171A (ja) 1992-08-26 1992-08-26 同期信号処理装置

Publications (1)

Publication Number Publication Date
JPH0678171A true JPH0678171A (ja) 1994-03-18

Family

ID=16856132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22714192A Pending JPH0678171A (ja) 1992-08-26 1992-08-26 同期信号処理装置

Country Status (1)

Country Link
JP (1) JPH0678171A (ja)

Similar Documents

Publication Publication Date Title
US7323914B2 (en) Charge pump circuit
US7423698B2 (en) Amplifier for amplifying input signal such as video signal and outputting amplified signal
JPH03117995A (ja) 色信号輪郭補正装置
JPH0678171A (ja) 同期信号処理装置
US4722006A (en) Clamp circuit for a video signal processor
US5805232A (en) Vertical sync signal separator circuit and multi-sync monitor using the same
KR100240326B1 (ko) 수직 동기화 분리기
JP3057697B2 (ja) 映像信号処理装置と同期信号検知回路
JP3879148B2 (ja) クランプ回路およびそれを用いた同期分離回路
JPH0417510B2 (ja)
KR0131601Y1 (ko) 2수평 주기 지연부를 이용한 팔 방식/세캄 방식 판별회로
JP3030971B2 (ja) 同期分離装置
JPS59847Y2 (ja) テレビジヨン受像機における垂直同期分離回路
JPS6345096Y2 (ja)
KR940000159Y1 (ko) 고화질용 키드 펄스 발생기
JP3453915B2 (ja) カラー映像信号処理回路
KR900007388Y1 (ko) 재생과 녹화시 저역 통과 필터의 겸용회로
JP2993018B2 (ja) 同期分離回路
KR890003222B1 (ko) 합성 동기신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로
JPS6365195B2 (ja)
JPH0380391B2 (ja)
JPS6480177A (en) Brightness adjusting circuit
JPH0632463B2 (ja) 色差線順次信号のクランプ回路
JPS62272768A (ja) ひずみ除去回路
JPH08107511A (ja) 同期分離回路