JPH0680414B2 - デジタル温度計 - Google Patents
デジタル温度計Info
- Publication number
- JPH0680414B2 JPH0680414B2 JP17904684A JP17904684A JPH0680414B2 JP H0680414 B2 JPH0680414 B2 JP H0680414B2 JP 17904684 A JP17904684 A JP 17904684A JP 17904684 A JP17904684 A JP 17904684A JP H0680414 B2 JPH0680414 B2 JP H0680414B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- transistor
- charge
- point
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 238000007599 discharging Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000009529 body temperature measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
- G01K7/24—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor in a specially-adapted circuit, e.g. bridge circuit
- G01K7/245—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor in a specially-adapted circuit, e.g. bridge circuit in an oscillator circuit
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル温度計に関し、特にその感温部から
のデータのデジタル処理に関する。
のデータのデジタル処理に関する。
従来のデジタル温度計の回路図を第２図に示す。この回
路図は特願昭58−160698に記載したが、この回路図に示
される様な温度測定の概念は一般的に知られている。
路図は特願昭58−160698に記載したが、この回路図に示
される様な温度測定の概念は一般的に知られている。
第３図について説明すると、感温素子５を使って温度測
定する場合には、一定期間の可変抵抗２と容量１による
充放電回数と、感温素子５と容量１による充放電回数の
比をデジタル処理する。このデジタル温度計の回路は、
メインコントローラ12からの各種コントロール信号で制
御している。この信号のうちφ1,φ２は、MOSトランジ
スタ6,3,4のゲート信号であり、上述した充放電動作を
行わせるものである。ここで上述した可変抵抗２と容量
１による充放電期間をフェイズＩと称し、感温素子５と
容量１による充放電期間をフェイズIIと称することとす
る。
定する場合には、一定期間の可変抵抗２と容量１による
充放電回数と、感温素子５と容量１による充放電回数の
比をデジタル処理する。このデジタル温度計の回路は、
メインコントローラ12からの各種コントロール信号で制
御している。この信号のうちφ1,φ２は、MOSトランジ
スタ6,3,4のゲート信号であり、上述した充放電動作を
行わせるものである。ここで上述した可変抵抗２と容量
１による充放電期間をフェイズＩと称し、感温素子５と
容量１による充放電期間をフェイズIIと称することとす
る。
（Ｉ）フェイズＩによる充放電モード φ１とＢ点が高レベル、φ２が低レベルの場合で、この
とき容量１の容量値をC,可変抵抗２の値をRvとすると、
容量１は時定数Ｃ×Rvにより充電される。インバータ７
はＡ点のレベルがロジックレベル1/2VDDを越えると反転
し、その反転信号をインバータ70により反転しトランジ
スタ４のゲートに入力すると、ただちにトランジスタ４
はオンし、Ａ点はトランジスタ４を介してGNDにショー
トされる。この波形を第３図のＡのフェイズＩに示す。
インバータ７による波形Ｂは、同じく第３図のＢに示さ
れており、フェイズＩの期間をT1とすると、このT1間で
の波形Ｂのパルス数N1とT1との関係は次式により表すこ
とができる。
とき容量１の容量値をC,可変抵抗２の値をRvとすると、
容量１は時定数Ｃ×Rvにより充電される。インバータ７
はＡ点のレベルがロジックレベル1/2VDDを越えると反転
し、その反転信号をインバータ70により反転しトランジ
スタ４のゲートに入力すると、ただちにトランジスタ４
はオンし、Ａ点はトランジスタ４を介してGNDにショー
トされる。この波形を第３図のＡのフェイズＩに示す。
インバータ７による波形Ｂは、同じく第３図のＢに示さ
れており、フェイズＩの期間をT1とすると、このT1間で
の波形Ｂのパルス数N1とT1との関係は次式により表すこ
とができる。
T1＝（Ｃ×Rvln2）×N1 ……（１） （II）フェイズIIによる充放電モード φ１が低レベル、φ２と点Ｂが高レベルの場合で、この
とき感温素子５の抵抗値をRsとすると、容量Ｉは時定数
Ｃ×Rsで充電される。（Ｉ）の説明と同じく、Ａ点がイ
ンバータ７のロジックレベル1/2VDDに達すると、トラン
ジスタ４がオンして、Ａ点は、GNDにショートされ、第
３図のＡのフェイズIIで示した波形となる。インバータ
７を介したＢ点には、第３図で示したＢのパルスが発生
する。フェイズIIの期間をT2とすると、このT2間での波
形Ｂのパルス数N2とT2との関係は、次式により表すこと
ができる。
とき感温素子５の抵抗値をRsとすると、容量Ｉは時定数
Ｃ×Rsで充電される。（Ｉ）の説明と同じく、Ａ点がイ
ンバータ７のロジックレベル1/2VDDに達すると、トラン
ジスタ４がオンして、Ａ点は、GNDにショートされ、第
３図のＡのフェイズIIで示した波形となる。インバータ
７を介したＢ点には、第３図で示したＢのパルスが発生
する。フェイズIIの期間をT2とすると、このT2間での波
形Ｂのパルス数N2とT2との関係は、次式により表すこと
ができる。
T2＝（Ｃ×Rsln2）×N2 ……（２） フェイズＩでは、インバータ７による波形出力は、AND
回路８を経由して第１のパルスとしてT1カウンタ14に入
力される。ここで、T1カウンタ14は、あらかじめ定めら
れた値N1まで（例えば5,100カウント）カウントする。
回路８を経由して第１のパルスとしてT1カウンタ14に入
力される。ここで、T1カウンタ14は、あらかじめ定めら
れた値N1まで（例えば5,100カウント）カウントする。
一方、T1＝T2カウンタ13は、同時にメインカウンタ11か
ら出力される基準クロックをカウントする。
ら出力される基準クロックをカウントする。
T1カウンタ14が第１のパルスをN1だけカウントアップ
（ここでは5,100カウント終了）すると、T1＝T2カウン
タ13へカウントアップ信号を出力する。T1＝T2カウンタ
13では、このカウントアップ信号を受け、基準クロック
によるカウントをストップし、この基準クロックのスト
ップまでのカウント数（N3）を記憶する。
（ここでは5,100カウント終了）すると、T1＝T2カウン
タ13へカウントアップ信号を出力する。T1＝T2カウンタ
13では、このカウントアップ信号を受け、基準クロック
によるカウントをストップし、この基準クロックのスト
ップまでのカウント数（N3）を記憶する。
このT1の計測（N3の計測）が終了すると、フェイズＩが
終了し、フェイズIIが始まる。
終了し、フェイズIIが始まる。
フェイズIIでは、インバータ７による波形出力は、AND
回路９を経由して第２のパルスとしてT2カウンタ15に入
力される。
回路９を経由して第２のパルスとしてT2カウンタ15に入
力される。
一方、T1＝T2カウンタ13は、同時にメインカウンタ11か
ら出力される基準クロック（フェイズＩで述べたクロッ
ク）をカウントする。
ら出力される基準クロック（フェイズＩで述べたクロッ
ク）をカウントする。
T1＝T2カウンタ13のカウントが進み、基準クロックカウ
ント数がフェイズＩでのカウント数N3と一致したら、T1
＝T2カウンタ13は、T2計測終了信号をメインコントロー
ラ12を介してT2カウンタ15に出力する。T2カウンタ15
は、計測終了信号を受け、第２のパルスによるカウント
をストップし、この第２のパルスのストップまでのカウ
ント数（N2）を出力する。
ント数がフェイズＩでのカウント数N3と一致したら、T1
＝T2カウンタ13は、T2計測終了信号をメインコントロー
ラ12を介してT2カウンタ15に出力する。T2カウンタ15
は、計測終了信号を受け、第２のパルスによるカウント
をストップし、この第２のパルスのストップまでのカウ
ント数（N2）を出力する。
ここで、基準クロックの周波数は一定であるため、フェ
イズＩでのカウント数N3までの時間T1と、フェイズIIで
のカウント数N3までの時間T2は同一である。したがっ
て、（１）式の右辺と（２）式の右辺は等しく、次のよ
うに表すことができる。
イズＩでのカウント数N3までの時間T1と、フェイズIIで
のカウント数N3までの時間T2は同一である。したがっ
て、（１）式の右辺と（２）式の右辺は等しく、次のよ
うに表すことができる。
（Ｃ×Rvln2）×N1 ＝（Ｃ×Rsln2）×N2 ……（３） よって N2＝Rv/Rs×N1 ……（４） また、感温素子にサーミスタを用いると、そのＴ℃時の
抵抗値Rsは、次式になる。（R0,Bは固有定数、T0は基準
温度） Rs＝R0ExpB（1/T−1/T0） ……（５） これを（４）式に代入すると、 N2＝Rv/｛R0ExpB（1/T−1/T0）｝×N1 ……（６） となり、Ｔ℃の時のカウント数N2が計測される。
抵抗値Rsは、次式になる。（R0,Bは固有定数、T0は基準
温度） Rs＝R0ExpB（1/T−1/T0） ……（５） これを（４）式に代入すると、 N2＝Rv/｛R0ExpB（1/T−1/T0）｝×N1 ……（６） となり、Ｔ℃の時のカウント数N2が計測される。
しかしながら従来技術では、第４図（従来技術の充放電
波形の波形図）のように、充放電の波形において、放電
（円弧状の部分）と充電（直線的な部分）の切り替え目
にパルス71が発生した。
波形の波形図）のように、充放電の波形において、放電
（円弧状の部分）と充電（直線的な部分）の切り替え目
にパルス71が発生した。
パルス71の発生は、デジタル処理のための可変抵抗と容
量の充放電、感温素子と容量の充放電の放電と充電の切
り替え目において、容量の電荷を放電させる役目のスイ
ッチ素子のMOSトランジスタ（以下放電トランジスタと
する）が、MOSトランジスタ自身の持つゲート・ドレイ
ンの寄生容量により、容量と放電トランジスタのドレイ
ンの接続点に電荷を流出入させることによる。このよう
な原因により、デジタル処理の変換式（６）式N2＝Rv/
｛R0ExpB（1/T−1/T0）｝×N2は誤差要因αを持つ次式
（ａ）となる。
量の充放電、感温素子と容量の充放電の放電と充電の切
り替え目において、容量の電荷を放電させる役目のスイ
ッチ素子のMOSトランジスタ（以下放電トランジスタと
する）が、MOSトランジスタ自身の持つゲート・ドレイ
ンの寄生容量により、容量と放電トランジスタのドレイ
ンの接続点に電荷を流出入させることによる。このよう
な原因により、デジタル処理の変換式（６）式N2＝Rv/
｛R0ExpB（1/T−1/T0）｝×N2は誤差要因αを持つ次式
（ａ）となる。
N2＝Rv/｛R0ExpB（1/T−1/T0）｝×N2＋α ……（ａ） においてα（定数）が加わる為、デジタル処理の精度が
悪くなるという問題点があった。
悪くなるという問題点があった。
そこで本発明は、このような問題点を解決するもので、
その目的とすることは、デジタル処理の精度のよいデジ
タル温度計を提供することにある。
その目的とすることは、デジタル処理の精度のよいデジ
タル温度計を提供することにある。
本発明のデジタル温度計は放電トランジスタによって起
こる電荷の流出入を、放電トランジスタに対して逆相で
オンするMOSトランジスタ（以下補償トランジスタとす
る）を容量と放電トランジスタのドレインの接続点に付
加することにより、補償することを特徴とする。
こる電荷の流出入を、放電トランジスタに対して逆相で
オンするMOSトランジスタ（以下補償トランジスタとす
る）を容量と放電トランジスタのドレインの接続点に付
加することにより、補償することを特徴とする。
すなわち、本発明のデジタル温度計は、 感温素子（５）に対して直列に接続した容量素子（１）
と、 前記感温素子に対して並列に接続した可変抵抗素子
（２）とを有するデジタル温度計において、 前記感温素子に対して直列に接続し、前記容量素子の第
１の充電路を構成する第１のスイッチ素子（６）と、 前記可変抵抗に対して直列に接続し、前記容量素子の第
２の充電路を構成する第２のスイッチ素子（３）と、 前記容量素子に対して並列に接続し、後段の第１、第２
の反転素子によりオンオフ制御され前記容量素子の放電
路を構成する第１のMOSトランジスタ（４）と、 前記容量素子に充電された充電電圧を反転出力する第１
の反転素子（７）と、 前記第１の反転素子の出力と前記第１のMOSトランジス
タのゲートとの間に接続し、前記第１の反転素子の反転
出力をさらに反転させる第２の反転素子（70）と、 前記第１のMOSトランジスタのドレインと前記第１の反
転素子の出力との間に接続し、前記第１のMOSトランジ
スタの寄生容量による電荷の流出入を補償する第２のMO
Sトランジスタ（22）を設けたことを特徴とする。
と、 前記感温素子に対して並列に接続した可変抵抗素子
（２）とを有するデジタル温度計において、 前記感温素子に対して直列に接続し、前記容量素子の第
１の充電路を構成する第１のスイッチ素子（６）と、 前記可変抵抗に対して直列に接続し、前記容量素子の第
２の充電路を構成する第２のスイッチ素子（３）と、 前記容量素子に対して並列に接続し、後段の第１、第２
の反転素子によりオンオフ制御され前記容量素子の放電
路を構成する第１のMOSトランジスタ（４）と、 前記容量素子に充電された充電電圧を反転出力する第１
の反転素子（７）と、 前記第１の反転素子の出力と前記第１のMOSトランジス
タのゲートとの間に接続し、前記第１の反転素子の反転
出力をさらに反転させる第２の反転素子（70）と、 前記第１のMOSトランジスタのドレインと前記第１の反
転素子の出力との間に接続し、前記第１のMOSトランジ
スタの寄生容量による電荷の流出入を補償する第２のMO
Sトランジスタ（22）を設けたことを特徴とする。
上記のように補償トランジスタが容量と放電トランジス
タのドレインの接続点（以下接続点とする）に付加され
ると、放電トランジスタがオフからオンした場合、放電
トランジスタより（−）の電荷が接続点に放出されたと
すると補償トランジスタより（＋）の電荷が接続点に放
出され、電荷が相殺され接続点に発生するパルスは小さ
くなる。このように放電トランジスタによって起こる電
荷の流出入を補償することができる。
タのドレインの接続点（以下接続点とする）に付加され
ると、放電トランジスタがオフからオンした場合、放電
トランジスタより（−）の電荷が接続点に放出されたと
すると補償トランジスタより（＋）の電荷が接続点に放
出され、電荷が相殺され接続点に発生するパルスは小さ
くなる。このように放電トランジスタによって起こる電
荷の流出入を補償することができる。
以下、本発明について実施例に基づいて説明する。第１
図は、本発明の１実施例である温度計のの回路図で、第
２図の回路をさらに改良したものである。トランジスタ
22の他は第２図と同様である。よって本願の最大の特徴
である放電トランジスタによって起こる電荷の流出入の
補償のみを説明し、その他は第２図と同様であるので割
愛する。
図は、本発明の１実施例である温度計のの回路図で、第
２図の回路をさらに改良したものである。トランジスタ
22の他は第２図と同様である。よって本願の最大の特徴
である放電トランジスタによって起こる電荷の流出入の
補償のみを説明し、その他は第２図と同様であるので割
愛する。
第１図において、感温素子５に対して容量１は直列に接
続され、感温素子５に対して可変抵抗２は並列に接続さ
れる。第１のスイッチ（Ｐ−チャンネルMOSトランジス
タ６）は感温素子５に対して直列に接続され、感温素子
５と容量１との充電路を構成する。第２のスイッチ（Ｐ
−チャンネルMOSトランジスタ３）は可変抵抗２に対し
て直列に接続され、可変抵抗２と容量１との充電路を構
成する。第１のMOSトランジスタ（Ｎ−チャンネルMOSト
ランジスタ４）は容量１に対して並列に接続され、容量
１の放電路を構成する。第２のMOSトランジスタ（Ｎ−
チャンネルMOSトランジスタ22）は容量１とＮ−チャン
ネルMOSトランジスタ４のドレインとの接続点に付加さ
れ、Ｎ−チャンネルMOSトランジスタ４に対して逆相で
オンしての寄生容量による電荷の流出入を補償する。
続され、感温素子５に対して可変抵抗２は並列に接続さ
れる。第１のスイッチ（Ｐ−チャンネルMOSトランジス
タ６）は感温素子５に対して直列に接続され、感温素子
５と容量１との充電路を構成する。第２のスイッチ（Ｐ
−チャンネルMOSトランジスタ３）は可変抵抗２に対し
て直列に接続され、可変抵抗２と容量１との充電路を構
成する。第１のMOSトランジスタ（Ｎ−チャンネルMOSト
ランジスタ４）は容量１に対して並列に接続され、容量
１の放電路を構成する。第２のMOSトランジスタ（Ｎ−
チャンネルMOSトランジスタ22）は容量１とＮ−チャン
ネルMOSトランジスタ４のドレインとの接続点に付加さ
れ、Ｎ−チャンネルMOSトランジスタ４に対して逆相で
オンしての寄生容量による電荷の流出入を補償する。
充放電時において、容量１が可変抵抗２ないし、感温素
子５によってVDDに充電されて行きインバータ７のロジ
ックレベルを越えるとインバータ７は反転し、その反転
信号はインバータ70を更に反転させる。このとき、Ｎ−
チャンネルMOSトランジスタ４のゲートはGNDレベルより
VDDレベルへと反転する。この為Ｎ−チャンネルMOSトラ
ンジスタ４の寄生容量ゲート・ドレイン容量により、Ｎ
−チャンネルMOSトランジスタ４のドレインと容量１の
接続点（以下Ａ点とする）には（＋）の電荷が放出され
る。しかしこの電荷はこのときＮ−チャンネルMOSトラ
ンジスタ４がオン状態にあるのですぐにGND点に流れ込
んでしまい問題はない。次にＮ−チャンネルMOSトラン
ジスタ４がオンしたため容量１は放電してしまい容量１
の電圧はゼロに近くなる。この為インバータ７は反転し
VDDレベルとなる。続いてインバータ70も反転するため
今度はＮ−チャンネルMOSトランジスタ４のゲートはVDD
レベルからGNDレベルに反転する。このときＮ−チャン
ネルMOSトランジスタ４の寄生容量のためＡ点に（−）
の電荷が放出される。このとき、NMOSトランジスタ４は
オフのため、この電荷が消えず、第４図に示すように、
波形が乱れてしまう。これがデジタル処理での精度の悪
い原因である。
子５によってVDDに充電されて行きインバータ７のロジ
ックレベルを越えるとインバータ７は反転し、その反転
信号はインバータ70を更に反転させる。このとき、Ｎ−
チャンネルMOSトランジスタ４のゲートはGNDレベルより
VDDレベルへと反転する。この為Ｎ−チャンネルMOSトラ
ンジスタ４の寄生容量ゲート・ドレイン容量により、Ｎ
−チャンネルMOSトランジスタ４のドレインと容量１の
接続点（以下Ａ点とする）には（＋）の電荷が放出され
る。しかしこの電荷はこのときＮ−チャンネルMOSトラ
ンジスタ４がオン状態にあるのですぐにGND点に流れ込
んでしまい問題はない。次にＮ−チャンネルMOSトラン
ジスタ４がオンしたため容量１は放電してしまい容量１
の電圧はゼロに近くなる。この為インバータ７は反転し
VDDレベルとなる。続いてインバータ70も反転するため
今度はＮ−チャンネルMOSトランジスタ４のゲートはVDD
レベルからGNDレベルに反転する。このときＮ−チャン
ネルMOSトランジスタ４の寄生容量のためＡ点に（−）
の電荷が放出される。このとき、NMOSトランジスタ４は
オフのため、この電荷が消えず、第４図に示すように、
波形が乱れてしまう。これがデジタル処理での精度の悪
い原因である。
本発明の動作を第５図を用いて説明する。
第５図は、本発明の補償トランジスタ22と、NMOSトラン
ジスタ４の動作を示すタイミングチャートである。第５
図において、第１図のＡ点（感温素子５と容量素子１の
接続点）の充放電波形は第４図のような波形（ａ）であ
り、第１図のＢ点（インバータ７の出力と補償トランジ
スタ22のゲートの接続点；補償トランジスタ22のゲート
グランド間電圧）の電圧波形を（ｂ）、第２図のＣ点
（NMOSトランジスタ４のゲートとインバータ70の接続
点;MMOSトランジスタ４のゲートグランド間電圧）の電
圧波形を（ｃ）に示す。
ジスタ４の動作を示すタイミングチャートである。第５
図において、第１図のＡ点（感温素子５と容量素子１の
接続点）の充放電波形は第４図のような波形（ａ）であ
り、第１図のＢ点（インバータ７の出力と補償トランジ
スタ22のゲートの接続点；補償トランジスタ22のゲート
グランド間電圧）の電圧波形を（ｂ）、第２図のＣ点
（NMOSトランジスタ４のゲートとインバータ70の接続
点;MMOSトランジスタ４のゲートグランド間電圧）の電
圧波形を（ｃ）に示す。
（１）NMOSトランジスタ４がオフ→オンするのタイミ
ングでは、補償トランジスタ22のゲート電圧は、正（VD
D）→負（GND）となり、補償トランジスタ22のゲートド
レイン間容量（C22）に対し、（＋）電荷はＡ点からチ
ャージされる。（前述した、（−）電荷がＡ点に放出さ
れることと同義である。）一方、NMOSトランジスタ４の
ゲートは、負（GND）→正（VDD）となり、NMOSトランジ
スタ４のゲートドレイン間容量（C4）に対し、（＋）電
荷をＡ点に放出する。
ングでは、補償トランジスタ22のゲート電圧は、正（VD
D）→負（GND）となり、補償トランジスタ22のゲートド
レイン間容量（C22）に対し、（＋）電荷はＡ点からチ
ャージされる。（前述した、（−）電荷がＡ点に放出さ
れることと同義である。）一方、NMOSトランジスタ４の
ゲートは、負（GND）→正（VDD）となり、NMOSトランジ
スタ４のゲートドレイン間容量（C4）に対し、（＋）電
荷をＡ点に放出する。
（２）NMOSトランジスタ４がオン→オフするのタイミ
ングでは、補償トランジスタ22のゲート電圧は、負（GN
D）→正（VDD）となり、補償トランジスタ22のゲートド
レイン間容量（C22）に対し、（＋）電荷をＡ点に放出
する。一方、NMOSトランジスタ４のゲートは、正（VD
D）→負（GND）となり、NMOSトランジスタ４のゲートド
レイン間容量（C4）に対し、（−）電荷をＡ点に放出す
る。（つまり、（＋）電荷がＡ点からチャージされる） 従って、本発明では、NMOSトランジスタ４がオン→オフ
するのタイミングで、NMOSトランジスタ４のゲートド
レイン間容量（C4）によるＡ点からの（−）電荷の放出
を、補償トランジスタ22のゲートドレイン間容量（C2
2）からの該Ａ点からの（＋）電荷の放出により中和・
補償することができる。
ングでは、補償トランジスタ22のゲート電圧は、負（GN
D）→正（VDD）となり、補償トランジスタ22のゲートド
レイン間容量（C22）に対し、（＋）電荷をＡ点に放出
する。一方、NMOSトランジスタ４のゲートは、正（VD
D）→負（GND）となり、NMOSトランジスタ４のゲートド
レイン間容量（C4）に対し、（−）電荷をＡ点に放出す
る。（つまり、（＋）電荷がＡ点からチャージされる） 従って、本発明では、NMOSトランジスタ４がオン→オフ
するのタイミングで、NMOSトランジスタ４のゲートド
レイン間容量（C4）によるＡ点からの（−）電荷の放出
を、補償トランジスタ22のゲートドレイン間容量（C2
2）からの該Ａ点からの（＋）電荷の放出により中和・
補償することができる。
この結果、Ａ点では電荷が相殺され、波形の乱れが著し
く改善される。このように放電トランジスタ４によって
おきる電荷の流出入の補償が行われる。このように本実
施例では前述の（ａ）式の誤差要因αを小さくできる
為、デジタル処理の精度が向上し、より正確な温度測定
が実現できる。
く改善される。このように放電トランジスタ４によって
おきる電荷の流出入の補償が行われる。このように本実
施例では前述の（ａ）式の誤差要因αを小さくできる
為、デジタル処理の精度が向上し、より正確な温度測定
が実現できる。
なおＮ−チャンネルMOSトランジスタ22の付加の仕方と
しては、ソースとドレインをショートして付加したが、
回路の特性に合わせてドレインのみをＡ点に接続する方
法もある。
しては、ソースとドレインをショートして付加したが、
回路の特性に合わせてドレインのみをＡ点に接続する方
法もある。
以上述べたように本発明によれば、電荷の流出入を補償
するMOSトランジスタを付加したので、電荷の流出入の
補償が行えて接続点に発生するパルスが小さくなり、き
わめて簡単な回路構成で精度のよいデジタル処理が実現
できる。
するMOSトランジスタを付加したので、電荷の流出入の
補償が行えて接続点に発生するパルスが小さくなり、き
わめて簡単な回路構成で精度のよいデジタル処理が実現
できる。
第１図は本発明のデジタル温度計の要部回路図。 第２図は従来技術の回路図。 第３図は従来技術のタイムチャート。 第４図は従来技術の充放電波形の波形図。 第５図は、本発明のタイムチャート。 〔符号の説明〕 １……容量 ２……可変抵抗 ３……第２のスイッチ （Ｐ−チャンネルMOSトランジスタ） ４……第１のMOSトランジスタ （Ｎ−チャンネルMOSトランジスタ） ５……感温素子 ６……第１のスイッチ （Ｐ−チャンネルMOSトランジスタ） 7,70……インバータ 8,9……ナンド回路 10……発振器 11……メインカウンタ 12……メインコントローラ 13……T1＝T2カウンタ 14……T1カウンタ 15……T2カウンタ 16……ラッチ 17……ROM 18……デコーダー 19……ドライバー 20……表示部 22……第２のMOSトランジスタ （Ｎ−チャンネルMOSトランジスタ）
Claims (1)
- 【請求項１】感温素子に対して直列に接続した容量素子
と、 前記感温素子に対して並列に接続した可変抵抗素子とを
有するデジタル温度計において、 前記感温素子に対して直列に接続し、前記容量素子の第
１の充電路を構成する第１のスイッチ素子と、 前記可変抵抗に対して直列に接続し、前記容量素子の第
２の充電路を構成する第２のスイッチ素子と、 前記容量素子に対して並列に接続し、後段の第１、第２
の反転素子によりオンオフ制御され前記容量素子の放電
路を構成する第１のMOSトランジスタと、 前記容量素子に充電された充電電圧を反転出力する第１
の反転素子と、 前記第１の反転素子の出力と前記第１のMOSトランジス
タのゲートとの間に接続し、前記第１の反転素子の反転
出力をさらに反転させる第２の反転素子と、 前記第１のMOSトランジスタのドレインと前記第１の反
転素子の出力との間に接続し、前記第１のMOSトランジ
スタの寄生容量による電荷の流出入を補償する第２のMO
Sトランジスタとを設けたことを特徴とするデジタル温
度計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17904684A JPH0680414B2 (ja) | 1984-08-28 | 1984-08-28 | デジタル温度計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17904684A JPH0680414B2 (ja) | 1984-08-28 | 1984-08-28 | デジタル温度計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6156929A JPS6156929A (ja) | 1986-03-22 |
| JPH0680414B2 true JPH0680414B2 (ja) | 1994-10-12 |
Family
ID=16059174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17904684A Expired - Lifetime JPH0680414B2 (ja) | 1984-08-28 | 1984-08-28 | デジタル温度計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680414B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5736744B2 (ja) * | 2010-01-26 | 2015-06-17 | セイコーエプソン株式会社 | 熱センサーデバイス及び電子機器 |
-
1984
- 1984-08-28 JP JP17904684A patent/JPH0680414B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6156929A (ja) | 1986-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| US4071822A (en) | Digital voltage detecting circuit for a power source | |
| US4838707A (en) | Electronic Thermometer | |
| EP3557206A1 (en) | Temperature sensor in an integrated circuit having offset cancellation | |
| US7786707B2 (en) | Oscillator circuit | |
| JPH08213886A (ja) | 遅延回路 | |
| JPH0680414B2 (ja) | デジタル温度計 | |
| US11493390B2 (en) | Temperature sensing circuit | |
| JP2674369B2 (ja) | Ａ／ｄ変換器 | |
| JPH0449056B2 (ja) | ||
| JPH0421369B2 (ja) | ||
| US20240333293A1 (en) | Analog-digital converter and method | |
| US5808484A (en) | Method and apparatus for detecting changes in a clock signal to static states | |
| JPH035096B2 (ja) | ||
| JPH1070440A (ja) | Ｃｒ発振回路 | |
| JPS6352491B2 (ja) | ||
| JPH0722950A (ja) | Ａｄ変換回路 | |
| JPH0810816B2 (ja) | 発振回路 | |
| JPH06140884A (ja) | Ｃｍｏｓ型半導体ｃｒ発振回路 | |
| JPH0159773B2 (ja) | ||
| JP2520092B2 (ja) | 計測装置 | |
| JPH01126013A (ja) | デューティー・サイクル変換回路 | |
| JP3066921B2 (ja) | 浮遊静電容量の影響を補正したゲート発振器 | |
| JP2958724B2 (ja) | クロック断検出回路 | |
| JP2520091B2 (ja) | 計測装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |