JPH0680818B2 - 電力用圧接型半導体装置 - Google Patents
電力用圧接型半導体装置Info
- Publication number
- JPH0680818B2 JPH0680818B2 JP25741289A JP25741289A JPH0680818B2 JP H0680818 B2 JPH0680818 B2 JP H0680818B2 JP 25741289 A JP25741289 A JP 25741289A JP 25741289 A JP25741289 A JP 25741289A JP H0680818 B2 JPH0680818 B2 JP H0680818B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductivity type
- semiconductor substrate
- main
- main electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/13—Containers comprising a conductive base serving as an interconnection
- H10W76/138—Containers comprising a conductive base serving as an interconnection having another interconnection being formed by a cover plate parallel to the conductive base, e.g. sandwich type
Landscapes
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、電力用圧接型半導体装置に係わり、特に、半
導体基板と電極部材をロー付けされていないアロイレス
（Alloy Less）構造のゲートターンオフサイリスタ（Ga
te Turn Off Thyriter）及び電力用トランジスタに好適
する。
導体基板と電極部材をロー付けされていないアロイレス
（Alloy Less）構造のゲートターンオフサイリスタ（Ga
te Turn Off Thyriter）及び電力用トランジスタに好適
する。
（従来の技術） 電力用素子としては、圧接型半導体装置としてゲートタ
ーンオフサイリスタ（以後GTOと記載する）、逆導通サ
イリスタ及び例えばダーリントントランジスタ（Darlin
gton Transister）が利用されているが、その一例とし
てアノード短絡型GTOサイリスタを第１図及び第２図を
参照して説明する。
ーンオフサイリスタ（以後GTOと記載する）、逆導通サ
イリスタ及び例えばダーリントントランジスタ（Darlin
gton Transister）が利用されているが、その一例とし
てアノード短絡型GTOサイリスタを第１図及び第２図を
参照して説明する。
これからの説明では、Ｐ導電型を第１導電型、Ｎ導電型
を第２導電型と記載する。ところで、異なる導電型の半
導体層を交互に重ねて形成する半導体基板１は、第１主
表面即ち、底部２から第１導電型エミッタ層1a、第２導
電型ベース層1b、第１導電型ベース層1c及び第２導電型
エミッタ層1dで構成されている。この半導体基板に形成
する半導体素子のアノード領域として機能する第１主表
面２には、第１導電型エミッタ層1aと第２導電型ベース
層1bを露出させて短絡構造とし、半導体基板１頂面３に
は、複数の第２導電型エミッタ層1d…を連続かつ突出さ
せていわゆるメサ状としている。
を第２導電型と記載する。ところで、異なる導電型の半
導体層を交互に重ねて形成する半導体基板１は、第１主
表面即ち、底部２から第１導電型エミッタ層1a、第２導
電型ベース層1b、第１導電型ベース層1c及び第２導電型
エミッタ層1dで構成されている。この半導体基板に形成
する半導体素子のアノード領域として機能する第１主表
面２には、第１導電型エミッタ層1aと第２導電型ベース
層1bを露出させて短絡構造とし、半導体基板１頂面３に
は、複数の第２導電型エミッタ層1d…を連続かつ突出さ
せていわゆるメサ状としている。
しかも複数の第２導電型エミッタ層1d…は、第２図の上
面図にあるようにほぼ長方形のセグメントに分割かつ、
放射状に配置し、第１導電型ベース層1cが突出したセグ
メントの底部を囲んで設置されて、互いに入組んだ配置
状態となる。また、半導体基板１の頂面即ち第２主表面
３に突出かつ連続して形成された第２導電型エミッタ層
1d…に、第２主電極４が、また、各第２導電型エミッタ
層1d…のほぼ中心部に位置する第１導電型ベース層1cに
は、制御電極５（通称ゲート電極）が夫々隣接して設置
される。
面図にあるようにほぼ長方形のセグメントに分割かつ、
放射状に配置し、第１導電型ベース層1cが突出したセグ
メントの底部を囲んで設置されて、互いに入組んだ配置
状態となる。また、半導体基板１の頂面即ち第２主表面
３に突出かつ連続して形成された第２導電型エミッタ層
1d…に、第２主電極４が、また、各第２導電型エミッタ
層1d…のほぼ中心部に位置する第１導電型ベース層1cに
は、制御電極５（通称ゲート電極）が夫々隣接して設置
される。
更に、第１導電型エミッタ層1a、第２導電型ベース層1b
により構成する半導体基板１の底部即ち第１主表面２に
は、Alなどからなる第１主電極６を設けていわゆるアノ
ード短絡構造とする。
により構成する半導体基板１の底部即ち第１主表面２に
は、Alなどからなる第１主電極６を設けていわゆるアノ
ード短絡構造とする。
ところで第２主電極４及び第１主電極６には、夫々第２
電極部材7Eを第１電極部材８をアロイレス状態で配置す
る。第２電極部材7Eは、熱膨脹係数がSiに近い高融点金
属例えばＷやMoからなる温度補償板（熱緩衝板）９と、
Al、Ag、Cu等の軟質金属薄板10からなり、後者を第１電
極４に、更にこれに前者を接触配置するが、軟質金属薄
板10としては、箔状のものを複数枚重ねて形成すること
もある。
電極部材7Eを第１電極部材８をアロイレス状態で配置す
る。第２電極部材7Eは、熱膨脹係数がSiに近い高融点金
属例えばＷやMoからなる温度補償板（熱緩衝板）９と、
Al、Ag、Cu等の軟質金属薄板10からなり、後者を第１電
極４に、更にこれに前者を接触配置するが、軟質金属薄
板10としては、箔状のものを複数枚重ねて形成すること
もある。
一方、第１主電極４にも、熱膨脹がSiに近い高融点金属
例えばＷやMoからなる温度補償板として機能する第１電
極部材８を接触配置する。シリコン半導体基板１を圧接
する構造を得るためにも必要な第１及び第２電極ポスト
11、12を第１電極部材８と温度補償板９に重ねて配置
し、その外形寸法を温度補償板８、９とほぼ同一の径に
形成されているものの半導体基板１の直径より小さくま
たは同等に形成するのが一般的である。
例えばＷやMoからなる温度補償板として機能する第１電
極部材８を接触配置する。シリコン半導体基板１を圧接
する構造を得るためにも必要な第１及び第２電極ポスト
11、12を第１電極部材８と温度補償板９に重ねて配置
し、その外形寸法を温度補償板８、９とほぼ同一の径に
形成されているものの半導体基板１の直径より小さくま
たは同等に形成するのが一般的である。
この第２電極部材7Eを構成する温度補償板９及び軟質金
属薄板10は、圧接構造を完全にするために二分すると共
に第２電極ポスト12の形を第１電極ポスト11と多少変え
てスプリング部材例えばコイルバネ13とゲートリード部
14を設置可能とする。
属薄板10は、圧接構造を完全にするために二分すると共
に第２電極ポスト12の形を第１電極ポスト11と多少変え
てスプリング部材例えばコイルバネ13とゲートリード部
14を設置可能とする。
即ち、第１図に明らかなように、第２電極ポスト12の中
央付近から端にかけて切欠いた段部を設け、制御電極５
に対応する段部位置には絶縁部材15を取付け、その両端
に位置決めガイド16を形成する。また、ゲートリード部
14は、制御電極５の形状に見合った大きさの導電部材17
が配置され、そこから真直ぐに延長する径小な直線部18
を形成し、更に、折曲げられた延長部19を設け、セラミ
ックなどからなる外囲器19-Bから外部に導出させる。こ
の導出に当たっては、外囲器19-Bにロー付けされた金属
スリーブ19-Aを利用する。第２電極ポスト12の設置に伴
って第２電極部材7Eと第１電極部材８により挟まれた半
導体基板１を所定の圧力で押圧するために絶縁部材15に
は例えばコイルバネや皿バネなどのスプリング部材13を
取付ける。
央付近から端にかけて切欠いた段部を設け、制御電極５
に対応する段部位置には絶縁部材15を取付け、その両端
に位置決めガイド16を形成する。また、ゲートリード部
14は、制御電極５の形状に見合った大きさの導電部材17
が配置され、そこから真直ぐに延長する径小な直線部18
を形成し、更に、折曲げられた延長部19を設け、セラミ
ックなどからなる外囲器19-Bから外部に導出させる。こ
の導出に当たっては、外囲器19-Bにロー付けされた金属
スリーブ19-Aを利用する。第２電極ポスト12の設置に伴
って第２電極部材7Eと第１電極部材８により挟まれた半
導体基板１を所定の圧力で押圧するために絶縁部材15に
は例えばコイルバネや皿バネなどのスプリング部材13を
取付ける。
上記のように導電型が違う半導体層を交互に重ねて構成
する半導体基板１では、形成される接合端が露出する半
導体基板１側面にいわゆるベベル加工、破砕面のエッチ
ング処理工程を行った後、エンキャップシュレイション
用の例えばシリコーン樹脂19-Cを被覆して所定の耐圧を
維持させる。更に、第１、第２の電極ポスト11、12に設
置したフランジと外囲器19-Bをロー付けなどの手段によ
り一体としてアノード短絡型GTOを完成する。
する半導体基板１では、形成される接合端が露出する半
導体基板１側面にいわゆるベベル加工、破砕面のエッチ
ング処理工程を行った後、エンキャップシュレイション
用の例えばシリコーン樹脂19-Cを被覆して所定の耐圧を
維持させる。更に、第１、第２の電極ポスト11、12に設
置したフランジと外囲器19-Bをロー付けなどの手段によ
り一体としてアノード短絡型GTOを完成する。
（発明が解決しようとする課題） 第２図ａ、ｂは、GTO素子用半導体基板に形成するエミ
ッタセグメントパターン（実線）2Kと第２電極ポスト
（破線）3Kの位置関係を概念的に示す部分平面部であ
り、同図ａは、島状のエミッタセグメント即ち第２主電
極が並列に、ｂでは、放射状に配置した例を示してお
り、符号Ｘは第２電極ポストが対応していない領域を示
した。ところで、第２主電極が受ける圧接力は、破線で
示す第２電極ポスト近傍で大きく変化する。このような
不均一な圧接力を印加した状態で熱サイクルを繰返す
と、熱膨脹率の差に起因する熱応力が更に加わり、アロ
イレス構造の半導体基板では、短時間でクラックが発生
する恐れがある。従来のアロイ構造の半導体基板の反り
による不均一な圧接を避けるために採用されたアロイレ
ス構造の電力用圧接型半導体装置では、もろいシリコン
半導体基板の利用に備えて、より均一な圧接構造が求め
られる上に、アロイレス化に伴う熱抵抗変化に対応する
構造が要求されている。熱放散の悪い第１図イの領域で
ターンオフ時に熱が集中しホットスポットが生じ破壊す
ることがある。
ッタセグメントパターン（実線）2Kと第２電極ポスト
（破線）3Kの位置関係を概念的に示す部分平面部であ
り、同図ａは、島状のエミッタセグメント即ち第２主電
極が並列に、ｂでは、放射状に配置した例を示してお
り、符号Ｘは第２電極ポストが対応していない領域を示
した。ところで、第２主電極が受ける圧接力は、破線で
示す第２電極ポスト近傍で大きく変化する。このような
不均一な圧接力を印加した状態で熱サイクルを繰返す
と、熱膨脹率の差に起因する熱応力が更に加わり、アロ
イレス構造の半導体基板では、短時間でクラックが発生
する恐れがある。従来のアロイ構造の半導体基板の反り
による不均一な圧接を避けるために採用されたアロイレ
ス構造の電力用圧接型半導体装置では、もろいシリコン
半導体基板の利用に備えて、より均一な圧接構造が求め
られる上に、アロイレス化に伴う熱抵抗変化に対応する
構造が要求されている。熱放散の悪い第１図イの領域で
ターンオフ時に熱が集中しホットスポットが生じ破壊す
ることがある。
本発明は、このような事情により成されたもので、均一
な圧接が得られかつ熱放散の悪い領域における熱の発生
を抑制してターンオフ時での熱破壊を防止することを目
的とするものである。
な圧接が得られかつ熱放散の悪い領域における熱の発生
を抑制してターンオフ時での熱破壊を防止することを目
的とするものである。
（課題を解決するための手段） 本発明に係る電力用圧接型半導体装置は、導電型の異な
る半導体層を交互に重ねた半導体基板と，この半導体基
板頂面部分を構成する第１導電型の半導体層と，この第
１導電型の半導体層に囲まれた長方形状のセグメントに
分割されて配置する第２導電型の不純物領域と，前記半
導体基板の底部に露出する半導体層と，この半導体層に
隣接する第１主電極と，前記第２導電型の不純物領域に
接して配置する第２主電極と，この第１主電極及び第２
主電極それぞれに隣接して配置する第１及び第２の電極
部材と，前記半導体基板を挟んだ前記第１及び第２の電
極部材に接して加圧する第１及び第２の電極ポストと，
前記長方形状の最外周セグメントの最外端をイ、これに
対応する他端をニ、前記第２電極部材の最外端をロ、前
記第２の電極ポストの最外端をハとした時ロ＞イ＞ハの
関係を持ち、かつハとニの間に位置するライフタイムの
違う領域間の境界線Ａとに特徴がある。
る半導体層を交互に重ねた半導体基板と，この半導体基
板頂面部分を構成する第１導電型の半導体層と，この第
１導電型の半導体層に囲まれた長方形状のセグメントに
分割されて配置する第２導電型の不純物領域と，前記半
導体基板の底部に露出する半導体層と，この半導体層に
隣接する第１主電極と，前記第２導電型の不純物領域に
接して配置する第２主電極と，この第１主電極及び第２
主電極それぞれに隣接して配置する第１及び第２の電極
部材と，前記半導体基板を挟んだ前記第１及び第２の電
極部材に接して加圧する第１及び第２の電極ポストと，
前記長方形状の最外周セグメントの最外端をイ、これに
対応する他端をニ、前記第２電極部材の最外端をロ、前
記第２の電極ポストの最外端をハとした時ロ＞イ＞ハの
関係を持ち、かつハとニの間に位置するライフタイムの
違う領域間の境界線Ａとに特徴がある。
（作用） 本発明に係わる電力用圧接型半導体装置では、半導体基
板と電極部材間にはロー材などの介在がなく直接接触す
るアロイレス構造であり、第２の電極部材外径は、対向
する第２主電極パターンの外径より大きくまた、第２の
電極部材内径を主電極パターン内径より小さく形成し、
更に第１の電極部材は、第１主電極の外径より大きくし
て、各主電極全面を覆っている。
板と電極部材間にはロー材などの介在がなく直接接触す
るアロイレス構造であり、第２の電極部材外径は、対向
する第２主電極パターンの外径より大きくまた、第２の
電極部材内径を主電極パターン内径より小さく形成し、
更に第１の電極部材は、第１主電極の外径より大きくし
て、各主電極全面を覆っている。
更に、主電極、電極部材及び電極ポストの夫々の外径が
対ごとに等しいのに対して、両電極ポストの外径は対向
して配置する電極部材の外径より小さくして極めて均一
な圧接力が得られる。一般に平板状の圧接型半導体装置
にあっては、装置内を流れる主電流の導通路と半導体基
板内の発生熱が放熱する熱伝導路と近似的にほぼ等しい
と考えられる。このために、半導体基板内に実質的に主
電流の流れる領域が電極部材によって覆われるようにPN
PN各層のプロファイルを構成することが好ましい。これ
により半導体基板と主電極を流れる主電流密度に大きな
かたよりが起こらないようにしている。
対ごとに等しいのに対して、両電極ポストの外径は対向
して配置する電極部材の外径より小さくして極めて均一
な圧接力が得られる。一般に平板状の圧接型半導体装置
にあっては、装置内を流れる主電流の導通路と半導体基
板内の発生熱が放熱する熱伝導路と近似的にほぼ等しい
と考えられる。このために、半導体基板内に実質的に主
電流の流れる領域が電極部材によって覆われるようにPN
PN各層のプロファイルを構成することが好ましい。これ
により半導体基板と主電極を流れる主電流密度に大きな
かたよりが起こらないようにしている。
これに加えて、熱放散性の悪い領域に位置するセグメン
トをある程度動作し難い状態とするためにライフタイム
を制御してターンオフ特性を犠牲にせずにターンオフ耐
量を改善したものである。
トをある程度動作し難い状態とするためにライフタイム
を制御してターンオフ特性を犠牲にせずにターンオフ耐
量を改善したものである。
（実施例） 本発明に係わる実施例を第３図及び第４図を参照して説
明する。第３図は、本発明に係わりアロイレス構造のア
ノード短絡型GTO要部の断面図であり、第１図の従来素
子と同様な構造の部分もあるが理解を助けるために新番
号を付けて説明する。
明する。第３図は、本発明に係わりアロイレス構造のア
ノード短絡型GTO要部の断面図であり、第１図の従来素
子と同様な構造の部分もあるが理解を助けるために新番
号を付けて説明する。
異なる導電型の半導体層を交互に重ねて形成する例えば
シリコン半導体基板20は、第１主表面21に露出する第１
導電型エミッタ層21a及び第２導電型ベース層21bを底部
として、第１導電型ベース層21c更に第２導電型エミッ
タ層21dにより構成する。
シリコン半導体基板20は、第１主表面21に露出する第１
導電型エミッタ層21a及び第２導電型ベース層21bを底部
として、第１導電型ベース層21c更に第２導電型エミッ
タ層21dにより構成する。
また第１導電型ベース層21cに連続しかつ突出していわ
ゆるメサ形状に第２導電型エミッタ層21dを設けるが、
第１導電型ベース層21cをシリコン半導体基板20の第２
主表面22とし、この第２導電型エミッタ層21d即ちカソ
ード領域と第１導電型ベース層21c即ちベース領域に第
２主電極23及び制御電極24を形成する。更に、第１導電
型エミッタ層21a及び第２導電型ベース層21bが露出する
第１主表面21にも第１主電極25を形成して露出する両領
域を短絡する。
ゆるメサ形状に第２導電型エミッタ層21dを設けるが、
第１導電型ベース層21cをシリコン半導体基板20の第２
主表面22とし、この第２導電型エミッタ層21d即ちカソ
ード領域と第１導電型ベース層21c即ちベース領域に第
２主電極23及び制御電極24を形成する。更に、第１導電
型エミッタ層21a及び第２導電型ベース層21bが露出する
第１主表面21にも第１主電極25を形成して露出する両領
域を短絡する。
第２導電型エミッタ層21dの形成に当たっては、第１導
電型ベース層21cの選択的な位置に拡散やイオン注入法
により第２導電型の不純物例えばリンなどを導入・拡散
後、等方性または異方性エッチングなどによりこの拡散
層を部分的に除去する手法によっている。また第４図に
示すように、第２導電性エミッタ層21dは、細長いセグ
メント状に形成し、これは第２図に明らかにしたように
互いに平行もしくは、放射状に第１導電型ベース層21c
より突出して形成し、その周りの底部に第１導電型ベー
ス層21cが配置され、そのほぼ中央に制御電極24が形成
される。この結果、第２導電型エミッタ層21d即ちセグ
メントは、上面からみると制御電極24を起点として放射
状もしくは平行に形成されることになる。
電型ベース層21cの選択的な位置に拡散やイオン注入法
により第２導電型の不純物例えばリンなどを導入・拡散
後、等方性または異方性エッチングなどによりこの拡散
層を部分的に除去する手法によっている。また第４図に
示すように、第２導電性エミッタ層21dは、細長いセグ
メント状に形成し、これは第２図に明らかにしたように
互いに平行もしくは、放射状に第１導電型ベース層21c
より突出して形成し、その周りの底部に第１導電型ベー
ス層21cが配置され、そのほぼ中央に制御電極24が形成
される。この結果、第２導電型エミッタ層21d即ちセグ
メントは、上面からみると制御電極24を起点として放射
状もしくは平行に形成されることになる。
このような各半導体層により構成する本発明に係るシリ
コン半導体基板20には、即ち部分的にライフタイムが他
の部分と異なる領域を形成しかつ、その値を制御してゲ
ート感度、オン電圧、ターオフ特性などを犠牲にせずに
ターオフ耐量特に、高周波領域での耐量を向上させる。
ライフタイムの制御方法としては、一般に金、白金など
の重金属拡散と電子線などの放射線照射あるいはその双
方を取合わせて行っている。本発明では、上記のように
所定の不純物プロファイルに熱処理後、金または白金拡
散及び放射線照射により10〜35μｓ程度のライフタイム
とする。
コン半導体基板20には、即ち部分的にライフタイムが他
の部分と異なる領域を形成しかつ、その値を制御してゲ
ート感度、オン電圧、ターオフ特性などを犠牲にせずに
ターオフ耐量特に、高周波領域での耐量を向上させる。
ライフタイムの制御方法としては、一般に金、白金など
の重金属拡散と電子線などの放射線照射あるいはその双
方を取合わせて行っている。本発明では、上記のように
所定の不純物プロファイルに熱処理後、金または白金拡
散及び放射線照射により10〜35μｓ程度のライフタイム
とする。
次に、電極などのアセンブリ工程に移行する。即ち、第
２主電極23と制御電極24、及び主電極25に対応して第１
電極部材26と第２電極部材27を設置する。この第１電極
部材26は、高融点金属に属するＷやMoなどから構成し熱
緩衝板とも言う温度補償板としての役割を果たすもの
で、同様な材料からなる第２電極部材27は、温度補償板
28と軟質金属薄板29で構成する。軟質金属薄板29は、A
g、Al及びCu板状ばかりでなくこれらの金属箔状のもの
単数または複数個で形成しても良い。なお、両電極部材
26と27は、第１主電極25と第２主電極23端より外側に張
出して設置する。これに加えて、第１電極ポスト30と第
２電極ポスト31を両電極部材26、27に重ねて配置して圧
接構造の一助とし、その外径は両電極部材26、27のそれ
より小さくかつ第１主電極25と第２主電極23端より内側
に配置できるように小さい。しかも、電極部材26、27に
対面する一隅を切欠く形状とする。しかし、半導体基板
20を挟んで設置する一対の主電極25、23、電極部材26、
27及び電極ポスト30、31は、対称的な形状としているの
で両端は同一線上に位置する。ただし、第２ポスト31の
一主表面は、中央付近から端部にかけて切欠いて段部32
を形成して圧接用部品及びゲートリードを配置する。こ
れは、段部32を設置する第２電極ポスト31と制御電極24
間の電気的絶縁を図るために第２電極ポスト31の段部32
に絶縁物質33を設置し、ここに例えばコイルバネからな
るスプリング材34を形成し、更に、制御電極24をスプリ
ング材34及び第２電極ポスト31と共に圧接する導電部材
36には、スプリング材34を巻付ける。
２主電極23と制御電極24、及び主電極25に対応して第１
電極部材26と第２電極部材27を設置する。この第１電極
部材26は、高融点金属に属するＷやMoなどから構成し熱
緩衝板とも言う温度補償板としての役割を果たすもの
で、同様な材料からなる第２電極部材27は、温度補償板
28と軟質金属薄板29で構成する。軟質金属薄板29は、A
g、Al及びCu板状ばかりでなくこれらの金属箔状のもの
単数または複数個で形成しても良い。なお、両電極部材
26と27は、第１主電極25と第２主電極23端より外側に張
出して設置する。これに加えて、第１電極ポスト30と第
２電極ポスト31を両電極部材26、27に重ねて配置して圧
接構造の一助とし、その外径は両電極部材26、27のそれ
より小さくかつ第１主電極25と第２主電極23端より内側
に配置できるように小さい。しかも、電極部材26、27に
対面する一隅を切欠く形状とする。しかし、半導体基板
20を挟んで設置する一対の主電極25、23、電極部材26、
27及び電極ポスト30、31は、対称的な形状としているの
で両端は同一線上に位置する。ただし、第２ポスト31の
一主表面は、中央付近から端部にかけて切欠いて段部32
を形成して圧接用部品及びゲートリードを配置する。こ
れは、段部32を設置する第２電極ポスト31と制御電極24
間の電気的絶縁を図るために第２電極ポスト31の段部32
に絶縁物質33を設置し、ここに例えばコイルバネからな
るスプリング材34を形成し、更に、制御電極24をスプリ
ング材34及び第２電極ポスト31と共に圧接する導電部材
36には、スプリング材34を巻付ける。
制御電極24と電気的に導通するゲートリード35は、導電
部材36とこれに連続した径小な直線部37更に折曲がった
延長部38を取付け、延長部38先端を素子外に導出する。
一方、電力用圧接型GTO素子は、例えばセラミックス製
の筒状外囲器39に収容するが、第１および第２の電極ポ
スト30、31に取付けたフランジを筒状外囲器39とロー付
けなどにより一体に固着して、完成する。この時第３図
に明らかなように、筒状外囲器39に挿入・固定した金属
スリーブ（Sleeve）40内に延長部38先端を入れて素子外
に導出する。更に、素子の耐圧を所定の値に維持するた
めに、シリコン半導体基板20の側面にはベベル加工を施
してから破砕層をエッチング工程により除去し、このベ
ベル面には、は、例えばシリコーン41などのエンキャッ
プシュレイション（Encapsulation）を施して、ベベル
面に露出したPN接合端を保護する。
部材36とこれに連続した径小な直線部37更に折曲がった
延長部38を取付け、延長部38先端を素子外に導出する。
一方、電力用圧接型GTO素子は、例えばセラミックス製
の筒状外囲器39に収容するが、第１および第２の電極ポ
スト30、31に取付けたフランジを筒状外囲器39とロー付
けなどにより一体に固着して、完成する。この時第３図
に明らかなように、筒状外囲器39に挿入・固定した金属
スリーブ（Sleeve）40内に延長部38先端を入れて素子外
に導出する。更に、素子の耐圧を所定の値に維持するた
めに、シリコン半導体基板20の側面にはベベル加工を施
してから破砕層をエッチング工程により除去し、このベ
ベル面には、は、例えばシリコーン41などのエンキャッ
プシュレイション（Encapsulation）を施して、ベベル
面に露出したPN接合端を保護する。
本発明におけるライフタイムの違う領域は第３図に示す
ように両者の境界線Ａにより区分され、斜線を付けた部
分が電子線照射部分43であり、この境界線Ａは、前記長
方形状の最外周セグメント21dの最外端をイ、これに対
応する他端をニ、前記第２電極部材29の最外端をロ、前
記第２の電極ポスト31の最外端をハとした時ロ＞イ＞ハ
の関係を持ち、かつハとニの間に位置する。
ように両者の境界線Ａにより区分され、斜線を付けた部
分が電子線照射部分43であり、この境界線Ａは、前記長
方形状の最外周セグメント21dの最外端をイ、これに対
応する他端をニ、前記第２電極部材29の最外端をロ、前
記第２の電極ポスト31の最外端をハとした時ロ＞イ＞ハ
の関係を持ち、かつハとニの間に位置する。
更に、各主電極、各電極部材及び電極ポストの相互の位
置合せに位置決めガイド42を利用する。即ち、半導体基
板20は、側壁に被覆したシリコーン樹脂を介して第１電
極部材26と第２電極部材27と位置合せされる。また、第
２電極部材27と第２電極ポスト31は位置決めガイド42を
介して位置合せされる。この位置決めガイド42は、ゲー
トリード35の位置合せも兼ねており、テフロンやエポキ
シなどの絶縁物からなり、外周側面の上部側面に段差を
有する環状筒体で構成し、外周側面の上部外径は第２電
極ポスト31の中空部径に等しく、下部外径は第２電極部
材27の中空部径に等しくなるように形成する。
置合せに位置決めガイド42を利用する。即ち、半導体基
板20は、側壁に被覆したシリコーン樹脂を介して第１電
極部材26と第２電極部材27と位置合せされる。また、第
２電極部材27と第２電極ポスト31は位置決めガイド42を
介して位置合せされる。この位置決めガイド42は、ゲー
トリード35の位置合せも兼ねており、テフロンやエポキ
シなどの絶縁物からなり、外周側面の上部側面に段差を
有する環状筒体で構成し、外周側面の上部外径は第２電
極ポスト31の中空部径に等しく、下部外径は第２電極部
材27の中空部径に等しくなるように形成する。
このようなゲートリード35の取付けに先立つベベル工程
及びエンキャップシュレイション工程後、電子線やプロ
トン照射により半導体基板20の部分的な場所のライフタ
イムを更に1/2程度の５μｓ〜20μｓに制御する。第４
図に示すように、制御する範囲は、少なくとも第２導電
型エミッタ層21dの最外周セグメントの内周よりは大き
く第２電極ポスト31が第２電極部材27に接触する径より
小さい径から外側であることが好ましく、更に、第２電
極ポスト31が第２電極部材27に接触する径から第２電極
部材27の厚さを減じた径から外側で照射されるのが好ま
しい。
及びエンキャップシュレイション工程後、電子線やプロ
トン照射により半導体基板20の部分的な場所のライフタ
イムを更に1/2程度の５μｓ〜20μｓに制御する。第４
図に示すように、制御する範囲は、少なくとも第２導電
型エミッタ層21dの最外周セグメントの内周よりは大き
く第２電極ポスト31が第２電極部材27に接触する径より
小さい径から外側であることが好ましく、更に、第２電
極ポスト31が第２電極部材27に接触する径から第２電極
部材27の厚さを減じた径から外側で照射されるのが好ま
しい。
本発明の対象となり得るGTOは、耐圧が2500〜4500Vであ
り、第１導電型ベース層21cの比抵抗は、イニシャル（I
nitial）で100〜250Ω・cmである。５μｓ〜20μｓのラ
イフタイムを得るのに行う電子線やプロトン照射条件
は、電子線５〜15MeV、Dose量５×10″〜５×1012１cm2
で行った。
り、第１導電型ベース層21cの比抵抗は、イニシャル（I
nitial）で100〜250Ω・cmである。５μｓ〜20μｓのラ
イフタイムを得るのに行う電子線やプロトン照射条件
は、電子線５〜15MeV、Dose量５×10″〜５×1012１cm2
で行った。
この照射に当たっては、厚さが５〜10mmの鉛やタングス
テン更にモリブデンからなる遮蔽板を照射しないシリコ
ン半導体基板20に設置して、熱放射の悪い領域にだけ電
子線またはプロトン照射を行う。この照射量は、シリコ
ン半導体基板全面に照射したドーズ量と同程度から２倍
位のドーズ量である。
テン更にモリブデンからなる遮蔽板を照射しないシリコ
ン半導体基板20に設置して、熱放射の悪い領域にだけ電
子線またはプロトン照射を行う。この照射量は、シリコ
ン半導体基板全面に照射したドーズ量と同程度から２倍
位のドーズ量である。
この結果、最外周のセグメント部の電子線再照射部43の
ライフタイムは、他の周のセグメントのそれの1/4〜3/4
として電力用圧接型GTOを得る。
ライフタイムは、他の周のセグメントのそれの1/4〜3/4
として電力用圧接型GTOを得る。
制限された領域と値でシリコン半導体基板のライフタイ
ムを低減させることによりゲート感度（IGT、VGTな
ど）、定常オン特性（VTM）、ターンオン特性（td、
tgt）を犠牲にすることなく高周波領域におけるターン
オフ耐量を従来の2700Aから3300Aに向上させることがで
きた。3300A以上になると、破壊する場合もあるが、破
壊箇所は、第１図に示した場所イでなくそれより内側に
移行して電極ポストに対向する位置となり、熱放散の悪
さに起因するモードでなくなり、シリコン半導体基板本
来の特性による破壊を意味している。
ムを低減させることによりゲート感度（IGT、VGTな
ど）、定常オン特性（VTM）、ターンオン特性（td、
tgt）を犠牲にすることなく高周波領域におけるターン
オフ耐量を従来の2700Aから3300Aに向上させることがで
きた。3300A以上になると、破壊する場合もあるが、破
壊箇所は、第１図に示した場所イでなくそれより内側に
移行して電極ポストに対向する位置となり、熱放散の悪
さに起因するモードでなくなり、シリコン半導体基板本
来の特性による破壊を意味している。
一方、ライフタイム低減領域が狭かったり、低減するラ
イフタイム値が高い場合には、その効果はなくターンオ
フ耐量は向上せずまた、その時の破壊箇所は、第１図に
おけるイと同じ場所である。逆にライフタイム低減領域
が広がったり、ライフタイム値が低すぎる場合には、タ
ーンオフ耐量が向上するのに対して、ゲート感度、定常
オン特性、ターンオン特性が低下する。このように熱放
散が悪い領域のセグメントをある程度動作し難くライフ
タイムを制御することによりターンオフ耐量を向上する
ことができた。
イフタイム値が高い場合には、その効果はなくターンオ
フ耐量は向上せずまた、その時の破壊箇所は、第１図に
おけるイと同じ場所である。逆にライフタイム低減領域
が広がったり、ライフタイム値が低すぎる場合には、タ
ーンオフ耐量が向上するのに対して、ゲート感度、定常
オン特性、ターンオン特性が低下する。このように熱放
散が悪い領域のセグメントをある程度動作し難くライフ
タイムを制御することによりターンオフ耐量を向上する
ことができた。
第１図は従来のGTOの概略を示す断面図、第２図ａ、ｂ
はそのセグメント領域を示す上面図、第３図は本発明に
係わるGTOの要部断面図、第４図はセグメント領域付近
を示す上面図である。 1,20…半導体基板、 1a,21…第１導電型エミッタ層、 1b,21b…第２導電型ベース層、 1c,21c…第１導電型ベース層、 1d,21d…第２導電型エミッタ層、 2,21…第１主表面（底部）、 3,22…第２主表面（半導体基板頂面）、 4,23…第２主電極、5,24…制御電極、 6,25…第１主電極、7E,27…第２電極部材、 8,26…第１電極部材、9,28…温度補償板、 10,29…軟質金属部材、 11,30…第１電極ポスト、 12,31…第２電極ポスト、32…段部、 13,34…スプリング部材、 14,35…ゲートリード部、 15,33…絶縁物層、15…絶縁部材、 16…ガイド、17,36…導電部材、 18,37…直線部、19,38…延長部、 19-B,39…外囲器、 19A,40…金属スリーブ、 19-c,41…シリコーン樹脂、 42…位置決めガイド、 43…電子線再照射部。
はそのセグメント領域を示す上面図、第３図は本発明に
係わるGTOの要部断面図、第４図はセグメント領域付近
を示す上面図である。 1,20…半導体基板、 1a,21…第１導電型エミッタ層、 1b,21b…第２導電型ベース層、 1c,21c…第１導電型ベース層、 1d,21d…第２導電型エミッタ層、 2,21…第１主表面（底部）、 3,22…第２主表面（半導体基板頂面）、 4,23…第２主電極、5,24…制御電極、 6,25…第１主電極、7E,27…第２電極部材、 8,26…第１電極部材、9,28…温度補償板、 10,29…軟質金属部材、 11,30…第１電極ポスト、 12,31…第２電極ポスト、32…段部、 13,34…スプリング部材、 14,35…ゲートリード部、 15,33…絶縁物層、15…絶縁部材、 16…ガイド、17,36…導電部材、 18,37…直線部、19,38…延長部、 19-B,39…外囲器、 19A,40…金属スリーブ、 19-c,41…シリコーン樹脂、 42…位置決めガイド、 43…電子線再照射部。
フロントページの続き (72)発明者 日吉 道明 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 鈴木 久 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (56)参考文献 特開 昭62−163371（ＪＰ，Ａ) 特開 昭62−54465（ＪＰ，Ａ) 特開 昭59−4033（ＪＰ，Ａ) 特公 昭63−58376（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】導電型の異なる半導体層を交互に重ねた半
導体基板と，この半導体基板頂面部分を構成する第１導
電型の半導体層と，この第１導電型の半導体層に囲まれ
た長方形状のセグメントに分割されて配置する第２導電
型の不純物領域と，前記半導体基板の底部に露出する半
導体層と，この半導体層に隣接する第１主電極と，前記
第２導電型の不純物領域に接して配置する第２主電極
と，この第１主電極及び第２主電極それぞれに隣接して
配置する第１及び第２の電極部材と，前記半導体基板を
挟んだ前記第１及び第２の電極部材に接して加圧する第
１及び第２の電極ポストと，前記長方形状の最外周セグ
メントの最外端をイ、これに対応する他端をニ、前記第
２電極部材の最外端をロ、前記第２の電極ポストの最外
端をハとした時ロ＞イ＞ハの関係を持ち、かつハとニの
間に位置するライフタイムの違う領域間の境界線Ａとを
具備することを特徴とする電力用圧接型半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25741289A JPH0680818B2 (ja) | 1989-10-02 | 1989-10-02 | 電力用圧接型半導体装置 |
| US07/589,600 US5198882A (en) | 1989-10-02 | 1990-09-28 | Crimp-type power semiconductor device |
| KR1019900015708A KR940008217B1 (ko) | 1989-10-02 | 1990-09-29 | 전력용 압접형 반도체장치 |
| EP19900118866 EP0421344B1 (en) | 1989-10-02 | 1990-10-02 | Crimp-type power semiconductor device |
| DE69031796T DE69031796T2 (de) | 1989-10-02 | 1990-10-02 | Leistungshalbleiteranordnung vom Drucktyp |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25741289A JPH0680818B2 (ja) | 1989-10-02 | 1989-10-02 | 電力用圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03119762A JPH03119762A (ja) | 1991-05-22 |
| JPH0680818B2 true JPH0680818B2 (ja) | 1994-10-12 |
Family
ID=17306019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25741289A Expired - Lifetime JPH0680818B2 (ja) | 1989-10-02 | 1989-10-02 | 電力用圧接型半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5198882A (ja) |
| EP (1) | EP0421344B1 (ja) |
| JP (1) | JPH0680818B2 (ja) |
| KR (1) | KR940008217B1 (ja) |
| DE (1) | DE69031796T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8952116B2 (en) | 2009-09-29 | 2015-02-10 | Nippon Shokubai Co., Ltd. | Particulate water absorbent and process for production thereof |
| US9062140B2 (en) | 2005-04-07 | 2015-06-23 | Nippon Shokubai Co., Ltd. | Polyacrylic acid (salt) water-absorbent resin, production process thereof, and acrylic acid used in polymerization for production of water-absorbent resin |
| US9090718B2 (en) | 2006-03-24 | 2015-07-28 | Nippon Shokubai Co., Ltd. | Water-absorbing resin and method for manufacturing the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0514615B1 (en) * | 1991-05-23 | 1995-05-03 | STMicroelectronics S.r.l. | Electronic power device realized by a series of elementary semi-conductor components connected in parallel and related manufacturing process |
| JP2804216B2 (ja) * | 1993-06-22 | 1998-09-24 | 株式会社日立製作所 | ゲートターンオフサイリスタ |
| EP0660396B1 (en) * | 1993-12-24 | 1998-11-04 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno | Power MOS device chip and package assembly |
| DE69321966T2 (de) * | 1993-12-24 | 1999-06-02 | Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania | Leistungs-Halbleiterbauelement |
| US5652467A (en) * | 1995-07-27 | 1997-07-29 | Hitachi, Ltd. | Semiconductor device and package structure therefore and power inverter having semiconductor device |
| DE19800469A1 (de) * | 1998-01-09 | 1999-07-15 | Asea Brown Boveri | Niederinduktiv angesteuerter, gategesteuerter Thyristor |
| US7485920B2 (en) * | 2000-06-14 | 2009-02-03 | International Rectifier Corporation | Process to create buried heavy metal at selected depth |
| DE102004058946B4 (de) * | 2004-12-08 | 2009-06-18 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleitermodul mit Hilfsanschluss |
| WO2019011717A1 (en) * | 2017-07-13 | 2019-01-17 | Abb Schweiz Ag | THERAPY THYRISTOR DEVICE WITH GAS EXPANSION CAVITY |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1124176A (en) * | 1966-02-24 | 1968-08-21 | Licentia Gmbh | Improvements in semiconductor switching devices |
| JPS5871658A (ja) * | 1981-10-23 | 1983-04-28 | Toshiba Corp | 圧接型半導体装置 |
| JPS58169972A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 半導体装置 |
| JPS594033A (ja) * | 1982-06-30 | 1984-01-10 | Toshiba Corp | 圧接型半導体装置 |
| JPH0691246B2 (ja) * | 1985-09-02 | 1994-11-14 | 株式会社日立製作所 | 半導体装置 |
| US4752818A (en) * | 1985-09-28 | 1988-06-21 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device with multiple recombination center layers |
| JPS62163371A (ja) * | 1986-01-13 | 1987-07-20 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ |
| JPS6358376A (ja) * | 1986-08-29 | 1988-03-14 | Fuji Xerox Co Ltd | 画像記録方法 |
| JPH07107935B2 (ja) * | 1988-02-04 | 1995-11-15 | 株式会社東芝 | 半導体装置 |
-
1989
- 1989-10-02 JP JP25741289A patent/JPH0680818B2/ja not_active Expired - Lifetime
-
1990
- 1990-09-28 US US07/589,600 patent/US5198882A/en not_active Expired - Lifetime
- 1990-09-29 KR KR1019900015708A patent/KR940008217B1/ko not_active Expired - Lifetime
- 1990-10-02 DE DE69031796T patent/DE69031796T2/de not_active Expired - Fee Related
- 1990-10-02 EP EP19900118866 patent/EP0421344B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9062140B2 (en) | 2005-04-07 | 2015-06-23 | Nippon Shokubai Co., Ltd. | Polyacrylic acid (salt) water-absorbent resin, production process thereof, and acrylic acid used in polymerization for production of water-absorbent resin |
| US9090718B2 (en) | 2006-03-24 | 2015-07-28 | Nippon Shokubai Co., Ltd. | Water-absorbing resin and method for manufacturing the same |
| US8952116B2 (en) | 2009-09-29 | 2015-02-10 | Nippon Shokubai Co., Ltd. | Particulate water absorbent and process for production thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0421344A1 (en) | 1991-04-10 |
| KR940008217B1 (ko) | 1994-09-08 |
| US5198882A (en) | 1993-03-30 |
| JPH03119762A (ja) | 1991-05-22 |
| DE69031796T2 (de) | 1998-04-23 |
| KR910008860A (ko) | 1991-05-31 |
| EP0421344B1 (en) | 1997-12-10 |
| DE69031796D1 (de) | 1998-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3596388B2 (ja) | 半導体装置 | |
| US4542398A (en) | Semiconductor devices of multi-emitter type | |
| JP2711591B2 (ja) | エミッタのバラストと一体化した冷陰極電界放出素子 | |
| JP2739970B2 (ja) | 圧接型半導体装置 | |
| JPH0680818B2 (ja) | 電力用圧接型半導体装置 | |
| US4835119A (en) | Semiconductor device and a process of producing same | |
| CN114121578B (zh) | X射线管的具有改善的热管理的偏置阴极组件及其制造方法 | |
| US5021855A (en) | Gate turn-off thyristor | |
| US3325706A (en) | Power transistor | |
| US3142791A (en) | Transistor and housing assembly | |
| US6445013B1 (en) | Gate commutated turn-off semiconductor device | |
| JPS6156628B2 (ja) | ||
| JPS5999769A (ja) | 半導体装置 | |
| JP3609430B2 (ja) | 圧接型半導体装置 | |
| JPH0547991B2 (ja) | ||
| JPS5871658A (ja) | 圧接型半導体装置 | |
| US3418544A (en) | Attachment of leads to semiconductor devices | |
| US6297586B1 (en) | Cold-cathode power switching device of field-emission type | |
| JPWO2000042663A1 (ja) | 圧接型半導体装置 | |
| JPS6347977A (ja) | ゲ−トタ−ンオフサイリスタ装置 | |
| JPH09298292A (ja) | 半導体装置 | |
| JP2000058814A (ja) | 半導体素子 | |
| JP2000004016A (ja) | 圧接型半導体装置 | |
| JP2000349276A (ja) | 半導体装置 | |
| JPH03244158A (ja) | 圧接型電力用半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |