JPH0680991B2 - 差動増幅器 - Google Patents

差動増幅器

Info

Publication number
JPH0680991B2
JPH0680991B2 JP60079485A JP7948585A JPH0680991B2 JP H0680991 B2 JPH0680991 B2 JP H0680991B2 JP 60079485 A JP60079485 A JP 60079485A JP 7948585 A JP7948585 A JP 7948585A JP H0680991 B2 JPH0680991 B2 JP H0680991B2
Authority
JP
Japan
Prior art keywords
current
differential
transistor
voltage
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60079485A
Other languages
English (en)
Other versions
JPS60233915A (ja
Inventor
ヨハン・ヘンドリク・フェイシング
ルデイー・ヨハン・フアン・デ・プラツシユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPS60233915A publication Critical patent/JPS60233915A/ja
Publication of JPH0680991B2 publication Critical patent/JPH0680991B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45112—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45121—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45547—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedforward means
    • H03F3/45551—Measuring at the input circuit of the differential amplifier
    • H03F3/4556—Controlling the common emitter circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
    • H03F3/45699—Measuring at the input circuit of the differential amplifier
    • H03F3/45708—Controlling the common source circuit of the differential amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は半導体集積回路状に形成した演算増幅器用とし
て好適な差動増幅器、特に、対のトランジスタを使用し
てレール・レール（レール対レール）入力（rail-to-ra
il input）の可能性を与えるようにした差動増幅器に関
するものである。
特に、本発明は、電源電圧範囲を定める第１電源電圧と
第２電源電圧の間で作動する差動増幅器であって、この
電源電圧範囲は、 （ａ）第１電源電圧から両電源電圧間の第１特定電圧に
至る第１端部電圧範囲 （ｂ）該第１特定電圧から第１特定電圧と第２電源電圧
間の第２特定電圧に至る中間電圧範囲、 （ｃ）第２特定電圧から第２電源電圧に至る第２端部電
圧範囲よりなり、 本差動増幅器は次の各素子、すなわち、 差動入力信号を接続する入力端子、 前記差動入力信号を受信する入力端子に結合されている
制御電極を有し、さらに第１接続点に接続されている第
１主電極と、入力信号の共通モード電圧が中間及び第２
端部電圧範囲において変化するとき前記差動入力信号に
応答して第１差動電流を生ずる第２主電極を有する第１
差動トランジスタ対、 第１接続点に第１作動電流を供給する手段、 前記差動入力信号を受信する入力端子に結合されている
制御電極を有し、さらに第２接続点に接続されている第
１主電極と、入力信号の共通モード電圧が中間及び第１
端部電圧範囲において変化するとき前記差動入力信号に
応答して第２差動電流を生ずる第２主電極を有する第２
差動トランジスタ対、 第２接続点に第２作動電流を供給する手段、 第１及び第２差動トランジスタ対の第２主電極に結合さ
れていて、第１及び第２差動電流を受信する入力を有
し、前記第１及び第２差動電流の和に応じた少くとも１
つの出力電流を生ずる出力を有する加算回路手段、 を有してなる差動増幅器に関するものである。
従来の技術 この種増幅器に関しては、日本国特許出願昭和57-15724
6号（特開昭59-45706号）に記載されており公知であ
る。
演算増幅器（以下“op amp（オペ アンプ）”ともい
う。）においては低い電源電圧を使用することが望まれ
る場合が多い。この場合には、特に、その入力段が演算
増幅器により形成されているような従来技術によるバイ
ポーラ形演算増幅器に供給される差動入力信号の共通モ
ード部分の電圧範囲が緻密な制限を受け、多くの場合、
入力信号の共通モード電圧VCMが電源電圧のすべての範
囲を使用することはできない。
したがって、既知の増幅器においては、相補対の入力ト
ランジスタを使用することににり、VCMの範囲を全電源
電圧範囲まで拡張させるようにしている。
従来技術の１例の説明 第１図は既知の差動増幅器である。
図示増幅器は電圧VI+およびVI-によりきめられる差動入
力信号を増幅するための相補形差動部分10および12を含
む差動入力部を有する。この場合電圧VI+はVCM＋ΔＶ、
電圧VI-はVCM−ΔＶである。ここで、２ΔＶは入力信号
の差動部分である。また、増幅器は入力部に対し電源電
流を与えるため、それぞれ低い電源電圧VLおよび高い電
源電圧VHの点（または端子）に接続した電流源14および
16を含む。
入力部は、第１図に示すよう形成したトランジスタQA,Q
B,QCおよびQDを含む加算回路18に接続する。また、等し
い抵抗値を有する抵抗RA,RB,RCおよびRDも回路18の一部
を形成する。前述の特許明細書により詳細に記載されて
いるように、回路18は被変調電流ミラーにより形成し、
差動部10および12よりの信号電流を組合せて出力電流I0
を導出させる機能を有する。
電源電圧の範囲VP5、すなわちVH−VLはこれらを３つの
範囲（レンジ）に分割する。すなわち、VLからVL＋VBE
（ただし、VBEはバイポーラ形トランジスタが丁度ター
ンオンされたときの標準的なベース・エミッタ電圧の絶
対値である。）より僅かに大きい電圧に至る範囲を低電
源電圧範囲とし、VHからVH−VBEより僅かに小さい電圧
に至る範囲を高電源電圧範囲とし、これら２つの端部電
圧範囲間に伸長する電圧範囲を中間電源電圧範囲とす
る。
差動部10は、電流源14からそれぞれ相互接続ラインSAお
よびSBに供給される作動電流を、ラインLAおよびLBに伝
送される電流IAおよびIBに分割することにより入力信号
を増幅する働きをするNPN形トランジスタQ1およびQ2を
含む。電流IA,IB間の差は、作動電流が定電流レベルIC
であるような高電源電圧範囲および中間電源電圧範囲に
VCMがある場合の入力信号を表わす。VCMが低電源電圧範
囲に低下した場合は、トランジスタQ1およびQ2の初めの
１つ、次いで他の１つがターンオフされ、電流源14の作
動を停止させる。
同様に、差動部12は電流源16から相互接続ラインSCおよ
びSDに供給される作動電流をそれぞれラインLCおよびLD
に伝送される電流ICおよびIDに分割する働きをするPNP
形トランジスタQ3およびQ4を含む。電流ICとID間の差
は、トランジスタQ3およびQ4用の作動電流が定電流レベ
ルIHにあるような中間電源電圧範囲および低電源電圧範
囲にVCMがある場合の入力信号を表わす。これらのトラ
ンジスタQ3およびQ4は、VCMが高電源電圧範囲に上昇す
るにしたがって、ターンオフされ、電流源16の作動を停
止させる。このように、差動部10および12は中間電源電
圧範囲では双方とも作動するが上端部電源電圧範囲およ
び下端部電源電圧範囲の各々の場合は１つのみが作動す
ることになる。
差動増幅器の増幅能力の尺度は、その相互コンダクタン
スGMA（すなわち入力部を流れる全電流の増分変化と入
力電圧変化ΔＶとの比）である。バイポーラトランジス
タの個々の相互コンダクタンスはほぼそのコレクタ電流
に比例するので、第１図示差動増幅器のGMAはほぼIA＋I
B＋IC＋IDに比例する。電流源14および16により伝達さ
れる全電源電流は作動電流の和であり、それは電流IA−
IDの和にほぼ等しい。入力部に対する電流の供給は、V
CMがいずれかの端部電圧範囲にあるとき、部分的に停止
されるので、全供給電流はVCMが中間電圧範囲にあると
きの方が大きくなり、したがって、増幅器の相互コンダ
クタンスも同じように変化する。
従来技術の欠点 前述の増幅器のレール・レール入力の可能性は好都合な
ことであるが、VCMがVPSレンジにわたって動く場合にG
MAが変化することは、時として不都合となる。相互コン
ダクタンスの変化は負帰還を有する演算増幅器で使用す
るとき、増幅器に対する周波数補償を最適化することを
困難にし、電流源14および16の１つが作動を停止した
際、信号ひずみを生ずる。
発明の目的と構成 したがって、本発明は電源電圧範囲にわたって相互コン
ダクタンスGMAを大幅に変化させることなくして、レー
ル・レール入力の可能性を得られるようにした比較的簡
単な構成の差動増幅器を提供しようとするものである。
これがため、本発明に係る前述形式の増幅器は特許請求
の範囲の構成を具えたことを特徴とする。
すなわち本差動増幅器は、電流制御手段を有し、該電流
制御手段は、 第１及び第２接続点のうちの選択された接続点に結合さ
れたバイアス電流源と、 前記の選択された接続点に結合された差動トランジスタ
対の各トランジスタと同一極性を有するステアリング
トランジスタであって、選択接続点に接続されている第
１主電極と、基準電圧を供給されるよう結合された制御
電極とを有し、さらに選択接続点と基準電圧との間の電
圧差に応答してステアリング電流を供給する第２主電極
を具えてなるステアリング トランジスタと、 他の第１及び第２接続点にステアリング電流に比例する
電流を供給する電流指向手段とを有し、 共通モード電圧が、中間電圧範囲にあるときは、バイア
ス電流源の利用可能電流の一部が、選択された接続点よ
り前記電流指向手段を通じて他の接続点に分散され、共
通モード電圧が、第１端部電圧範囲にあるときは、第１
差動トランジスタ対が非通電状態となり、共通モード電
圧が第２端部電圧範囲にあるときは第２差動トランジス
タ対が非通電状態となる如くしたことを特徴とする。
発明の効果 本発明によるときは、差動入力信号を増幅する増幅器
は、入力信号の共通モード電圧が電源電圧範囲にわたっ
て変化したとき、その相互コンダクタンスを制御しうる
ようなレール・レール入力の可能性を有する。例えば、
差動部をバイポーラ技術で実現した場合は、共通モード
電圧がレール・レール レンジにわたって変化したとき
でも、電流制御部により作動電流の和をほぼ一定に保持
することができ、これは増幅器の相互コンダクタンスを
ほぼ一定にすることを可能にする。また、これは負帰還
回路を具えた増幅器を使用する場合、そのループ利得を
ほぼ一定にすることを可能とすることにより周波数レス
ポンスの最適化を容易にするほか、負帰還利用における
信号ひずみを減少させる。
基本的技術としては、共通モード電圧が、１つの差動部
の入力トランジスタが非導電状態となるような端部電源
電圧範囲に向かって変化するとき、電源電流の少なくと
も１つを該差動部用の電源ラインから分流させることが
含まれる。これは、１つまたは双方の入力トランジスタ
対に関して１つまたはそれ以上のステアリング トラン
ジスタを差動形状に配置して行うようにすることが望ま
しい。この場合には、他の差動部用の電源ラインは、分
流された電流から抽出した電流を与える。したがって、
電源電流を与えて電流制御部は通常部分的に作動を停止
することはない。
本発明差動増幅器の構成はきわめて簡単で、標準的に
は、前述の従来技術による装置よりほんの数個多い程度
のトランジスタを使用しているに過ぎない。したがっ
て、本発明増幅器は、特に低電源電圧を使用する演算増
幅器の入力段として使用するのに適している。
発明の好適実施例 以下図面により本発明を説明する。添付図面および以下
の記述において同一またはきわめて類似した項目に関し
ては同一記号または同一符号数字を用いて表示してあ
る。
第２図はレール・レール入力の可能性を有する相互コン
ダクタンス制御形差動増幅器の全体を示すブロック図で
ある。この増幅器は電圧VI+およびVI-により形成される
差動入力信号を共通に受信する対の差動トランジスタ対
20および22よりなる差動入力部を有する。低電源電圧VL
用の端子（または点）と高電源電圧VH用の端子（または
点）との間には、制御電圧VRNおよびVRPの一方または双
方に応答する電流制御部を形成する電流ミラー24を接続
する。また、VL端子とVH端子間には、加算回路26を接続
し、前記回路26から入力信号を再現する１つまたはそれ
以上の出力電流信号を導出させるようにする。
差動トランジスタ対20は同一極性の入力トランジスタQ1
およびQ2を含み、差動トランジスタ対22は同一極性の入
力トランジスタQ3およびQ4を含む。図には、トランジス
タQ1−Q4をバイポーラ トランジスタとして示してある
が、これらは絶縁ゲート形または接合形の電界効果トラ
ンジスタ（FET）により形成することもできる。トラン
ジスタQ3およびQ4は標準的にはトランジスタQ1およびQ2
と相補形とする。増幅器をバイポーラ技術またはCMOS技
術により実現する場合は特にそうであるが、トランジス
タQ1−Q4はある状態のもとでは、すべて同一極性とする
ことができる。また、例えば、トランジスタQ1およびQ2
をディプレッションモードFETとし、トランジスタQ3お
よびQ4をエンハンスメントモードFETとすることもでき
る。
トランジスタQ1−Q4または以下に記述する他のトランジ
スタの任意の１つのようなトランジスタは、第１主（フ
ロー）電極、第２主電極ならびに両フロー電極間の電流
の伝導を制御するための制御電極を含む。バイポーラ
トランジスタの場合は，そのベース、エミッタおよびコ
レクタがそれぞれ制御電極、第１主電極および第２主電
極に対応し、FETの場合、これはゲート、ソースおよび
ドレインに対応する。
トランジスタQ1−Q4は、VCMがVLより大きい特定電圧か
らVHより小さい特定電圧に至る中間電圧範囲にあると
き、すべてターンオンされる。また、トランジスタQ1お
よびQ2は、VCMが中間電圧範囲の上限電圧からVHに至る
高電圧範囲にあるときにも導電状態となる。これらのト
ランジスタはVCMが中間電圧範囲の下限電圧からVLに至
る低電圧範囲の全部または一部にあるときは、非導電状
態となる。トランジスタQ3およびQ4に対してはこの逆と
なり、それらは低電圧範囲ではターンオンされるが、高
電圧範囲の全部または一部にあるときはターンオフされ
る。
トランジスタQ1およびQ2はそれらの制御電極に差動的に
供給される入力信号に応答し、共同した電源ラインSAお
よび内部ラインLA間に流れる電流ならびに電源ラインSB
および内部ラインLB間に流れる電流を制御する。ライン
SAおよびSBはこれらを一緒に接続して差動トランジスタ
対20用の作動電流INを運搬するようにする。かくすれ
ば、差動トランジスタ対20は、作動入力電流INを、それ
ぞれラインLAおよびLB上を伝導する内部電流IAおよびIB
にほぼ分割することにより入力信号を増幅する。この場
合、内部電流IAとIBの差は、VCMが中間電圧範囲および
高電圧範囲にあるとき、入力信号を表示する。低電圧範
囲に対しては、電流INはほぼゼロであるため、差動トラ
ンジスタ対20は信号増幅を行わない。
また、トランジスタQ3およびQ4は、それらの制御電極に
差動的に供給される入力信号に応答し、双方共同して、
電源ラインSCと内部ラインLC間に流れる電流および電源
ラインSDと内部ラインLD間に流れる電流を制御する。ラ
インSCおよびSDも同様にこれらを一緒に接続して、差動
トランジスタ対22用の作動電流を運搬するようにする。
かくすれば、差動トランジスタ対22は、作動電流IPを、
それぞれラインLCおよびLD上を伝導する内部電流ICおよ
びIDにほぼ分割することにより入力信号を増幅する。こ
の場合、内部電流ICとIDの差は、VCMが低電圧範囲およ
び中間電圧範囲にあるとき、入力信号を表示する。高電
圧範囲に対しては、電流INはほぼゼロであるため、差動
トランジスタ対22は信号増幅を行わない。
表示目的のため、図においては、電流IAおよびIBの方向
を第２図の差動トランジスタ対20に向かう方向とし、電
流ICおよびIDの方向を差動トランジスタ対22から離れる
方向としているが、差動トランジスタ対20の構成によっ
ては、電流IAおよびIBの方向を図示の方向と反対にする
こともできる。この場合には、電流INの流れる方向も図
示方向と反対となり、電流IC,IDおよびIPに対しても同
じことが適用される。また、差動トランジスタ対22に対
する電流の方向も、差動トランジスタ対22の構成により
すべて逆転させることもできる。
加算回路26はそれぞれの接続点（ノード）A,B,Cおよび
Ｄにおいて内部ラインLA−LD上の電流を受信し、これら
の電流を適当に組合せ、１つまたはそれ以上の出力電流
を発生させる。回路26を、第２図に示すように、ダブル
エンド装置とした場合は、相補出力電流IO+およびIO-が
得られる。また、回路26は、第１図に示すような単一出
力電流IDを与えるシングルエンド装置とすることもでき
る。
電流制御部をなす電流ミラー24は、差動入力部用の作動
電流INおよびIPを生成するのに使用する増幅器電源電流
を与える。この電源電流は、VCMがレール・レール レ
ンジにあるときはほぼ一定である。電源電流を供給する
電流ミラー24の部分は、通常、VPSレンジの任意の部分
で部分的に作動停止することはない。
ラインSAおよびSBを介して差動トランジスタ対20に接続
し、ラインSCおよびSDを介して差動トランジスタ対22に
接続した電流ミラー24は作動電流INおよびIPを調節する
ことにより、増幅器の相互コンダクタンスを制御する。
VCMが少なくともVPSの一部に位置するときは、電流ミラ
ー24は少なくともそれ自体を流れる電源電流の一部をス
テアリングして、電源電流のステアリングに従属する値
を有する電流INおよびIPを与える。特に、電流ミラー24
は、VCMが差動トランジスタ対20および22の１つの入力
トランジスタがターンオフされる端部電圧範囲に向かっ
て変化するとき、当該差動トランジスタ対から電源電流
をステアリングすることにより作動し、差動トランジス
タ対20および22の他方にステアリングされた電流から抽
出した電流を与える。このステアリングは差動トランジ
スタ対20および22のいずれか、または双方により行うこ
とができる。ステアリングメカニズムについては、第２
図示増幅器の特定実施例に関する以下の記述でさらに明
らかにする。
第3a図は、第２図示増幅器の一実施例を示す。図におい
て、トランジスタQ1およびQ2はNPN形トランジスタによ
り形成し、これらトランジスタのベースに入力信号を供
給し、そのエミッタをそれぞれラインSAおよびSBに接続
して電流INを受信するようにし、そのコレクタをライン
LAおよびLBに接続して電流IAおよびIBを与えるようにす
る。また、トランジスタQ3およびQ4はPNP形トランジス
タにより形成し、これらトランジスタのベースに入力信
号を供給し、そのエミッタをそれぞれラインSCおよびSD
に接続して電流IPを受信するようにし、そのコレクタを
それぞれラインLCおよびLDに接続して電流ICおよびIDを
与えるようにする。
第3a図示の電流制御部をなす電流ミラー24は一定レベル
IHの増幅器電源電流を与える電流源16と、電流ミラー28
と、PNP形ステアリングトランジスタQPとにより形成す
る。前記トランジスタQPのベースには基準電圧VRPを供
給し、そのエミッタはラインSCおよびSDと共通に電源ラ
イン16に接続したステアリング ラインにこれを接続す
る。かくすれば、トランジスタQPはトランジスタQ3およ
びQ4と差動的に配置されることになる。
電流ミラー28は同一NPN形トランジスタQ5およびQ6を含
み、これらトランジスタのベースをトランジスタQ5のコ
レクタに接続し、トランジスタQ5のコレクタをステアリ
ングラインLNを介してトランジタQPのコレクタに接続す
る。また、トランジスタQ6のコレクタはこれをラインSA
およびSBに接続し、トランジスタQ5およびQ6のエミッタ
は関連の等値抵抗R1およびR2を介してVL端子に結合す
る。抵抗R1およびR2は雑音に対する感度を鈍くする働き
をする。
トランジスタQPを流れる電流は、ラインSAおよびSBを介
してトランジスタQ1およびQ2に電流を供給するには、正
しくない方向にある。電流ミラー28はトランジスタQ5の
コレクタにおいてラインLN上の電流を反射させてほぼ２
倍にし、トランジスタQ6のコレクタにトランジスタQ1お
よびQ2に対する正しい方向のミラー電流を与える働きを
する。
第3B図は第3a図示制御部24の作動説明用グラフである。
電圧VRPはVL＋VBE＋VSMからVH−VBE−VSMに至る電圧範
囲の選定した値である。ただし、VSMは安全マージン電
圧で、標準的には約0.2〜0.3Vである。VPSは少なくとも
2VBE＋2VSMでなければならず、VBEは約0.6−0.8Vであ
る。トランジスタQ1−Q4がすべて導電状態にある中間電
圧範囲は電圧VRPに中心を置く50mVの範囲で、これはト
ランジスタQPのエミッタの面積がトランジスタQ3および
Q4のエミッタ面積の和に等しい場合にそうである。中間
電圧範囲の幅を2VW（この場合は50mVに等しい）とした
場合は，中間電圧範囲はVRP−VWからVRP＋VWまでの範囲
に伸長する。トランジスタQPのエミッタ・ベース電圧が
VBE−VWからVBE＋VWに上昇する場合は、トランジスタQP
はほぼ完全なターンオフ状態から完全なターンオン状態
にスイッチされ、トランジスタQ3およびQ4はこの逆とな
る。
本実施例ならびに後述する他の実施例に関する以下の記
述においては、コレクタ電流またはエミッタ電流に対
し、ベース電流を無視している。これは、ベース電流を
包含させたとしても、表示された等式は、等しいとして
表示された項がほぼ等しいことを示すに過ぎないことを
意味する。さらに、種々のグラフは電流INおよびIPの変
化に対する漸近線を示すのみである。また、これらのグ
ラフでは中間電圧範囲の端部において生ずるラウンディ
ングについては表示されていない。
トランジスタQ3およびQ4がターンオンされる低いVCMレ
ンジにおいては、トランジスタQPのエミッタ・ベース電
圧はVBE−VWより小さいため、トランジスタQPはターン
オフされ、電流源16は差動トランジスタ対22にレベルIH
で電流IPを供給する。したがって、電流ICとIDの和はIH
となる。また、トランシタQPがターンオフ状態のため、
トランジスタQ5およびQ6はオフ状態となり、したがって
電流INはゼロとなるため、トランジスタQ1およびQ2はオ
フ状態となる。
VCMが中間電圧範囲を上の方に動く場合は，トランジス
タQPはターンオンされて漸進的に導電性を高める。それ
はトランジスタQ3およびQ4から漸進的に増加する電流IH
の部分をステアリングし、電流IPが漸進的にゼロに向か
って減少するにしたがって、それらのトランジスタの導
電性を漸次低下させる。差動トランジスタ対22からステ
アリングされたIHの部分はトランジスタQPを介してトラ
ンジスタQ5に伝達され、トランジスタQ5およびQ6をター
ンオフさせる。電流ミラー28はこのIH部分を２倍にし、
この２倍にした電流部分をラインSAおよびSBを介してト
ランジスタQ1およびQ2に供給し：これらのトランジスタ
を漸次ターンオンさせる。２倍にされたIH部分に等しい
電流INは、レベルIHに向かって漸進的に増加する。
VCMが高電圧範囲にあるとき、電極IHのすべてがトラン
ジスタQ3およびQ4からステアリングされるので、トラン
ジスタQ3およびQ4はターンオフされ、電流IPはゼロとな
り、トランジスタQPは完全にターンオン状態となり、電
流IHのすべてが電流ミラー28にステアリングされる。か
くして、差動トランジスタ対20にはIHに等しい値で電流
INが与えられ、したがって、電流IAとIBの和はIHに等し
くなる。
第3b図に示すように、電流IA−IDの和はIP＋INであり、
これはVCMに対する全レール・レール範囲にわたり一定
な電源電流IHに等しい。第3a図示増幅器の相互コンダク
タンスGMAは、ほぼ（IA＋IB＋IC＋ID）/VTに等しい。こ
こで、VTはKT/qで表わされる。ただし、Ｔは温度、Ｋは
ボルツマン定数、ｑは電荷である。このように、GMAはV
PSレンジにわたってほぼ一定である。
第3a図示加算回路26は、トランジスタQ7,Q8,Q9およびQ1
0により形成した被変調電流ミラー30と、トランジスタQ
11,Q12,Q13およびQ14により形成した同じ被変調電流ミ
ラー32と、相補電流IO+およびIO-を与えるため、図のよ
うに接続した等値抵抗RA-RD,R3,R4,R5およびR6とを含
む。前記トランジスタQ7,Q8,Q11およびQ12のベースには
バイアス電圧VBPを供給する。電流ミラー30および32
は、トランジスタQ8,Q9,Q12およびQ13に入力信号を供給
しないこと以外は、米国特許第525,181号に記載されて
いるのと同じような作動をする。すなわち、入力信号の
差動部分が０から２ΔＶまで変化するとき、電流IA−ID
はそれぞれの増分ΔIN,−ΔIN,−ΔIPおよびΔIP（これ
らはすべて中間電圧範囲のみでは零でない）だけ変化す
るが、GMAは２（ΔIN＋ΔIP）／ΔＶで、これは全電源
電圧範囲にわたりほぼIH/VTに等しい。したがって、そ
れぞれΔIN＋ΔIPおよび−ΔIN−ΔIPに等しい電流IO+
およびIO-は、VPSレンジにおけるVCMの位置の関数では
ない。
第4a図は差動トランジスタ対20および22を第3a図の場合
と同じ構成とした本発明増幅器の一部の実施例を示す。
この主な相違点は、電流源14および16から一定レベルIL
およびIH電源電流を与えるようにした電流ミラー24にあ
る。この場合には、差動入力部用の増幅器電源電流はIL
とIHの和となる。また、入力部の接続点（ノード）Ａ−
Ｄには加算回路（第4a図では図示を省略）を接続し、出
力電流を生成させる。
第4a図示電流ミラー24は、第4a図で雑音防止抵抗R1およ
びR2を省略していることを除いては、第3a図とほぼ同じ
ような構成とした電流ミラー28およびトランジタQPを含
む。前記電流ミラー24は、さらに電流ミラー34およびNP
N形ステアリングトランジスタQNを含み、前記トランジ
スタQNのベースに基準電圧VRNを供給し、そのエミッタ
をラインSAおよびSBと共通にして電流源14に接続するよ
うにしたステアリング ラインLLに接続する。かくすれ
ば、トランジスタQNはトランジスタQ1およびQ2と差動形
状に配置されることになる。電流ミラー34は同じPNP形
トランジスタQ15およびQ16を含む。前記トランジスタQ1
5および16のベースはこれをトランジスタQ15のコレクタ
に接続し、トランジスタQ15のコレクタをステアリング
ラインLPを介してトランジスタQNのコレクタに接続す
る。また、トランジスタQ16のコレクタをラインSCおよ
びSDに接続し、トランジスタQ15およびQ16のエミッタを
VH端子に結合する。
第4b図は第4a図示電流ミラー24の作動の理解を容易にす
るためのグラフである。電圧VRPおよびVRNは双方ともVL
＋VBE＋VSMからVH＋VBE−VSMに至る電圧範囲内の選定区
である。この場合、VRNはVRP−2VWより小さく、VPSは少
なくとも2VBE＋2VSMでなければならず、また、中間電圧
範囲はVRN−VWからVRP＋VWに伸長する。トランジスタQN
のベース・エミッタ電圧がVBE＋VWからVBE−VW（中間電
圧範囲の低い方の部分）に低下する場合は、トランジス
タQNは完全なオン状態からほぼ完全なオフ状態にスイッ
チされ、トランジスタQ1およびQ2はその逆となる。ま
た、トランジスタQPのエミッタ・ベース電圧がVBE−VW
からVBE＋VW（中間電圧範囲の高い方の部分）に上昇す
る場合は、トランジスタQPはほぼ完全なオフ状態から完
全なオン状態にスイッチされ、トランジスタQ3およびQ4
はその逆にスイッチされる。
低いVCMレンジにおいては、トランジスタQ1およびQ2は
オフ状態であるため、電流INは零である。したがって、
トランジスタQNはオン状態となり、差動トランジスタ対
20からトランジスタQ15に電流ILをステアリングし、ト
ランジスタQ15およびQ16をターンオンさせる。電流ミラ
ー34はトランジスタQ15のコレクタにおいて電流ILを２
倍にし、トランジスタQ16のコレクタから差動トランジ
スタ対22に２倍にした電流を供給する。トランジスタQ5
およびQ6は、トランジスタQPがオフ状態であるためオフ
状態であり、したがって、この場合、電流源16は差動部
22に直接電流IHを与え、その結果、電流IPはIL＋IHに等
しくなる。
また、VCMがVRN−VWからVRN＋VWに至る中間電圧範囲の
低い方の部分を上方に変化する場合は、トランジスタQN
は漸次導電性を低下させ、トランジスタQ1およびQ2から
電流ILの漸次的に減少する部分をステアリングする。電
流ミラー34は差動トランジスタ対20からステアリングさ
れたIL部分を２倍して、差動トランジスタ対22に２倍に
した電流を供給するので、電流IPは漸次IHに向かって減
少する。一方で、電流源14は電流ILの漸進的増加部分を
トランジスタQ1およびQ2に与えて、それらをターンオン
させ、漸進的に導電性を増大させるので、電流INは漸次
ILに向かって減少する。
VRN＋VWからVRN−VWに至る中間電圧範囲の中央部分にお
いては、トランジスタQNおよびQPの双方がターンオフさ
れ、したがって、電流ミラー28および34のいずれもオフ
状態で、ステアリングは起らない。電流源14はレベルIL
で差動部20に電流INを与え、電流源16はレベルIHで差動
部22に電流IPを与える。
VRP−VWからVRP＋VWに至る中間電圧範囲の上の方の部分
および高いVCMレンジでは、中間電圧範囲の低い方の部
分と低電圧範囲において、トランジスタQPおよびミラー
34がそれぞれ電流IL上で作動すると同じようにトランジ
スタQNおよび電流ミラー28は電流IH上で作動する。特
に、VCMが中間電圧範囲の上の方の部分および高電圧範
囲内を上昇する場合は、電流IPは漸次零に向かって減少
し、ついでそこにとどまり、電流INは漸次IL＋IHに向か
って増加し、ついでそこにとどまる。
電流IA−IDの和はレベルIL＋IHにおいて一定である。し
たがって、第４図示増幅器に対する相互コンダクタンス
はVCMレール・レールレンジにわたって変化した場合で
も一定である。
第5a図は差動トランジスタ対20を第4a図の場合と同じに
形成し、差動トランジスタ対22を異なる構成とした本発
明増幅器の実施例を示す。第5a図の差動トランジスタ対
22は、入力信号をその共通モード電圧が少なくとも1VBE
だけVHに近いような偏移（シフト）された差動信号に変
換（翻訳）するレベル偏移手段（レベルシフタ）を含
む。前記レベルシフタはPNP形トランジスタQ3およびQ4
を含み、前記トランジスタQ3およびQ4のベースに差動的
に入力信号を供給する。また、前記トランジスタQ3およ
びQ4のコレクタをVL電源端子に接続し、そのエミッタを
関連の抵抗R7およびR8の下端に接続する。また、前記抵
抗R7およびR8の上端は偏移された差動信号を与えるほ
か、それぞれ定電流源36および38を介してVH電源端子に
接続するようにする。偏移信号は同じNPN形トランジス
タQ17およびQ18のベースに差動的に供給するようにす
る。また、これらトランシズタのコレクタはそれぞれ電
流ICおよびIDを与えるため、ラインLCおよびLDに接続
し、そのエミッタは電流IPを運搬するラインSCおよびSD
に接続する。
差動トランジスタ対20に関するラインLAおよびLB内の電
流の方向は、差動トランジスタ対22に関するラインLCお
よびLDを流れる電流の方向と同じである。したがって、
簡単にラインLAとLCを一緒に接続して出力IO+を与え、
ラインLBとLDを一緒に接続して出力IO-を与えることに
よりダブルエンド加算回路を得ることができる。
第5a図の電流ミラー24は電流源14およびNPN形ステアリ
ングトランジスタQNにより形成し、前記トランジスQNの
ベースに電圧VRNを供給し、そのコレクタをラインLPを
介してラインSCおよびSDに接続する。また、トランジス
タQNのエミッタはラインSAおよびSBと共通にして電流源
14に接続するようにしたラインLLに接続しているため、
トランジスタQNはトランジスタQ1およびQ2と差動形状に
配置されることになる。
第5b図は第5a図示電流ミラー24の作動の説明を容易にす
るためのグラフである。電圧VRNはVL＋VBE＋VSMからVH
−VBE−VSMに至る電圧範囲内の選定値である。トランジ
スタQ1およびQ2がオフ状態となる低電圧範囲では、トラ
ンジスタQNはトランジスタQ3およびQ4とともにオン状態
となる。したがって、偏移された信号はやはりオン状態
にあるトランジスタQ17およびQ18に供給される。また、
トランジスタQNは電流源14からの電流ILを差動トランジ
スタ対20から差動トランジスタ対22に分流し、レベルIL
で電流IPを発生させる。VCMがVRN−VWからVRN＋VWに至
る中間電圧範囲にわたって移動する場合には、トランジ
スタQNは漸次低導電状態となって、電流ステアリングを
漸次低下させる一方、トランジスタQ1およびQ2はターン
オンされ、漸進的に導電性を高める。したがって、電流
INは零から漸進的にILに増加し、電流IPはILから零に減
少する。高電圧範囲においてはトランジスタQNはオフ状
態にあるため、トランジスタQ17およびQ18はオフ状態と
なり、電流源14は差動トランジスタ対20にレベルILで電
流INを供給する。VCMが十分高い値に上昇した場合は、
トランジスタQ3およびQ4はターンオフ状態となるが、こ
のことが高電圧範囲における作動に悪影響を与えること
はない。
電流IA−IDの和はレベルILで一定であり、したがって、
第5a図示装置の場合のGMAはほぼ一定となる。
第６図は抵抗R9およびR10を介して差動トランジスタ対2
0およひ22に入力信号を供給するようにしたことを除い
て、差動部20,22および電流ミラー24を第3a図の場合と
同じ構成とした本発明増幅器の実施例を示す。この場
合、電流源16はPNP形トランジスタQSおよび図のように
接続した抵抗RSにより形成する。
第６図示加算回路26はPNP形トランジスタQA,QBならびに
トランジスタQC,QDのベースにバイアス電圧VBNを供給す
るようにしたこと以外は第１図の場合と同様に接続した
NPN形トランジスタQC,QDを含む。かくすれば、回路26は
トランジスタQBおよびQDのコレクタから出力IO+を導出
し、トランジスタQAおよびQCのコレクタから出力IO-を
導出することを可能にする。
第６図示加算回路26の作動は次のとおりである。ライン
LAから見た場合、抵抗RAは高インピーダンスを呈し、ト
ランジスタQAは低インピーダンスを呈する。ラインLB−
LDから見た場合の抵抗RB−RDとトランジスタ。QB−QDに
関しても同じことがいえる。ラインLA−LD上に増分電流
ΔIN,−ΔN,−ΔIPおよびΔIPが生じた場合は、それぞ
れ反対の増分電流がトランジスタQA−QDを流れる。した
がって、電流IO+およびIO-はそれぞれΔIN＋ΔIPおよび
−ΔIN−ΔIPに等しくなる。
２（ΔIN＋ΔIP）／ΔＶに等しいGMAの値はレール・レ
ールレンジにわたり一定であるから、電流IO+およびIO-
はVPSレンジ内のVCMの位置に無関係となる。
抵抗R9,R10と組のショットキー ダイオードD1,D2,D3お
よびD4の組合せは、VCMがVL以下に低下するか、VH以上
に上昇した際、出力IO+およびIO-の極性が反転するのを
防止する働きをする。この保護は、標準的には、VL以下
約10Vの範囲およびVH以上約10Vの範囲で行われるように
する。ダイオードD1およびD2は図のようにトランジスタ
Q3およびQ4間で交差結合させる。ダイオードD3およびD4
は電流源16と関連の抵抗R9およびR10に接続するように
する。
また、抵抗R9,R10と対のPNダイオードD5,D6の組合せは
入力信号の差動部分（２ΔＶ）が大きくなりすぎたと
き、大きなツェナー電流によりトランジスタQ1−Q4が害
なわれることを防止する。ダイオードD5およびD6は抵抗
R9とR10との間に並列に反対方向に接続する。また、ダ
イオードD5およびD6の各々は、そのベースをそのコレク
タに接続するようにしたNPN形トランジスタにより形成
するを可とする。
第６図において、電圧VHおよびVLはそれぞれ0.9Vより大
きく、−0.9Vより小さくすることが望ましく、電圧VRP
又はVBNはVLより0.8V高く、電圧VBPはVHより0.8V低くす
ることが望ましい。また、抵抗R5/R6,R9/R10,RA/RB/RC/
RDおよびRSはそれぞれ1,000Ω,3,000Ω,50,000Ωおよび
50,000Ωとするを可とする。
例えば、第3a図ないし第5a図または第６図示実施例に示
す差動トランジスタ対20および22においては、トランジ
スタQ1およびQ2のような各対の関連トランジスタは同じ
電圧追随形状（voltage follwing）に配置した対のトラ
ンジスタ群で代替させることができる。このようなバイ
ポーラ群は、標準的に、そのエミッタを直接あるいは１
つまたはそれ以上の他のトランジスタを介して後縁トラ
ンジスタ（trailing transistor）のベースに結合する
ようにした前縁トランジスタ（leading transistor）に
より形成する。この場合群への入力信号は、後縁トラン
ジスタのコレクタおよびエミッタに接続したライン間に
流れる電流を制御するため前縁トランジスタのベースに
供給するようにする。差動トランジスタ対20および22の
対の関連トランジスタを電流ミラー24内のステアリング
トランジスタと差動形状となるよう配置した場合は、そ
のトランジスタも関連の電圧追随形状に配置したトラン
ジスタ群で代替させることができる。
第７図は、第5a図示実施例において、どのようにしてこ
の代替を行いうるかを示すものである。第７図に示すよ
うに、トランジスタQ1はトランジスタQ1のエミッタをNP
N形トランジスタQ21のベースに接続し、トランジスタQ2
1のエミッタおよびコレクタをそれぞれラインSAおよびL
Aに接続するようにしたダーリントン（Darlington）ト
ランジスタで代替させることができる。この場合、トラ
ンジスタQ1のベースには電圧VI+を供給するようにする
がそのコレクタはこれをVH端子に結合する。同様に、ト
ランジスタQ2はトランジスタQ21と同じNPN形トランジス
タQ22およびトランジタＱよりなるダーリントン対で代
替させることができる。また、同じようにして、トラン
ジスタQ3,Q4,Q17およびQ18は、それぞれPNP形トランジ
スタQ23とトランジスタQ3,トランジスタQ23と同じPNP形
トランジスタQ24とトランジスタQ4,NPN形トランジスタQ
27とトランジスタQ17,およびトランジスタQ27と同じNPN
形トランジスタ28とトランジスタ18により形成したダー
リントン対で代替させることができる。また、第5a図示
トランジスタQ1およびQ2はトランジスタQNと差動形状に
配置されているので、通常はトランジスタQNおよびNPN
形トランジスタQN′よりなるダーリントン対で代替させ
ることができる。
第７図においては、差動トランジスタ対20および22にダ
ーリントントランジスタを使用しているので、VPSは少
なくとも4VBE＋2VSMでなければならず、電圧VRNはVL＋2
VBE＋VSMからVH−2VBE−VSMに至る範囲内の選定値にあ
る。またトランジスタQNをダーリントン対で代替させる
代わりに、電圧VRNを1VBEだけ減少させるようにするこ
ともできる。上述のような差異は別として、第７図示増
幅器は第5a図示増幅器に関し前述したと同じように作動
する。
本発明増幅器はその一部または全部をFETにより実現す
ることができる。第8a図はCMOS技術を用いた第4a図示回
路の実施例を示す。第８図の場合、すべてのトランジス
タはエンハンスメント形MOSFETにより形成するを可とす
る。図において、ＮチャネルFETの各々はFETから離れる
そのソース上の矢印で表示し、ＰチャネルFETの各々はF
ETに向かうそのソース上の矢印により表示している。
第8a図に示す入力部は、第4a図において関連の構成素子
を相互接続したと同じような方法で電流ミラー24と相互
に接続した差動トランジスタ対20および22を含む。ま
た、第4a図の電流ミラー28はトランジスタQ5のソースと
VL端子との間に抵抗RNを接続した逆転回路（リバーシン
グ回路）42と置き換えられている。回路42は電界効果ト
ランジスタQ6のドレインにQ5のドレインを流れる電流よ
り大きく、それと反対方向の電流を与える。同様に、電
流ミラー34はFET Q15のソースとVH電源端子間に抵抗RP
を接続した逆転回路44と置き換えるようにする。前記回
路44は、FET Q16のドレインに、FET Q15のドレインを流
れる電流より大きく、それと反対方向の電流を与える。
回路42および44の電流の増幅は抵抗RNおよびRPの値に依
存する。また、この場合、電流制御部24は電流源14,16,
トランジスタQN,QPおよび回路42,44により形成する。
第8b図は第8a図示電流ミラー24の作動の理解を容易にす
るグラフである。電流ミラー24の作動は、一般的に第4a
図示の電流制御部の作動と同様で、VCMレンジも特性的
に同じである。中間電圧範囲の低い方の部分と高い方の
部分の幅2VWは使用するFETの形式に依存する。また、第
8a図示入力部におけるステアリングは回路42および44に
より与えられる電流増幅の場合以外は第4a図におけるそ
れと同様である。中間電圧範囲の中央部分においては、
作動電流IPとINの和はIL＋IHに等しい。電流IPとINの和
は、FET Q16のドレインにおける電流増幅のため、VCMが
VRN＋VWからVLに減少するにしたがって、漸進的に増加
する。同様に、FET Q16のドレインにおける電流増幅に
より、電流IPとINの和は、VCMがVRP＋VWからVHまで増加
するにしたがって、漸進的に増加する。その結果、電流
IA−IDの和は、VCMが電源電圧範囲の中間にあるときよ
りVCMがVLまたはVHにあるときの方が大である。
MOS FETの場合の相互コンダクタンスは，そのドレイン
電流の平方根にほぼ比例する。回路42および44を電流増
幅を与えない単なる電流ミラーとした場合は、VCMが中
間電圧範囲の中央部分からVLまたはVHに移動するにした
がってGMAは減少する。一方、トランジスタQ6およびQ16
のドレインにおいて与えられる電流増幅は、中間電圧範
囲の中央部分の外側のVPSレンジの部分におけるGMAを増
加させる。VCMがVPSレンジにわたって移動した場合のG
MAの変化は、回路42および44の増幅度を調整することに
より上方に制御することができる。したがって、これら
の増幅度を適当に選択することにより、増幅器の相互コ
ンダクタンスを比較的一定にすることができる。一例と
して、回路42および44の増幅度が丁度ターンオン状態と
なったときの１から完全に導電状態となったときの約３
まで増加した場合でも、GMAはほぼ一定となる。
さらに、回路42および44の一方または双方を電流増幅で
なく、むしろ電流低減を与えるよう形成することもでき
る。この場合には、VCMが中間電圧範囲の中央部分から
外側に移動した場合でも、GMAはさらに減少する。ある
種の応用分野ではこのようなGMAの変化が望まれる。
相互コンダクタンスの規定に関する上記の説明は、本発
明による他のFET形実施例およびバイポーラ形実施例に
も適用される。ある制限内においては、電流源16を使用
する場合は、ラインLNとラインSAおよびSBとの間に適当
な電流反転回路を接続し、電流源14を使用する場合は、
ラインLPとラインSCおよびSDとの間に適当な電流反転回
路を接続することにより、GMAを所望のように制御する
ことができる。
本発明増幅器の種々の構成素子の製造方法に関しては，
半導体技術分野においてよく知られている。増幅器は半
導体ウェハ内の活性領域を隔離させるため、PN接合アイ
ソレーションを用いたモノリシック集積回路の一部とし
て製造することが望ましい。
以上、特定の実施例について本発明を説明してきたが、
以上の記述は例示目的のもので、本発明の範囲を制限す
るものでなく、例えば、上述の場合と反対の極性を有す
る半導体素子を用いて、同じ結果を得るようにすること
も可能である。この増幅器においては、VCMが電源電圧
範囲を幾分外れた場合でも、標準的に適正な信号増幅が
行われる。また、各入力トランジスタ対は入力オフセッ
ト電圧を少なくするため、カッド形状を配置した４つの
トランジスタで代替させることもできる。このように、
本発明は本明細書記載の実施例に限定されるものでな
く、本発明は他の変形をも包含するものである。
【図面の簡単な説明】
第１図は従来技術による差動増幅器の回路図、 第２図は本発明差動増幅器を示すブロックダイヤグラ
ム、 第3a図、第4a図および第5a図は第２図示増幅器の一部ま
たは全部に関する３つのバイポーラ形実施例の回路図、
第3b図、第4b図および第5b図はそれぞれ前記の３実施例
に対する共通モード電圧の関数としての作動電流を示す
漸近図、 第６図は第２図示増幅器のバイポーラ形実施例の回路
図、 第７図はダーリントントランジスタ対を使用した第２図
示増幅器の一部を示すバイポーラ形実施例の回路図、 第8a図は第２図示増幅器の一部のCMOS形実施例の回路
図、また第8b図は第8a図示実施例に対する共通モード電
圧の関数としての作動電流を示す漸近図である。 10,12,20,22……差動入力部を形成する差動トランジス
タ対 14,16,36,38……電流源 18,26……加算回路 24……電流制御部を形成する電流ミラー 28,30,32,34……電流ミラー 42,44……逆転回路（リバーシング回路） QA-QD,QN,QN′,QP,QS,Q1-Q18,Q21-Q24,Q27,Q28……トラ
ンジスタ D1-D4……ツェナーダイオード D5,D6……PNダイオード RA-RD,RN,RP,RS,R1-R10……抵抗 LA-LD,LH,LL,LP,SA-SD……ライン VH,VL……電源電圧端子 VI+,VI-……入力電圧端子 VBE,VBP……バイアス電圧端子 VRN,VRP……制御電圧端子 IO,IO+,IO-……出力電流端子

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】電源電圧範囲を定める第１電源電圧（VL）
    と第２電源電圧（VH）の間で作動する差動増幅器であっ
    て、この電源電圧範囲は、 （ａ）第１電源電圧（VL）から両電源電圧間の第１特定
    電圧に至る第１端部電圧範囲、 （ｂ）該第１特定電圧から第１特定電圧と第２電源電圧
    （VH）間の第２特定電圧に至る中間電圧範囲、 （ｃ）第２特定電圧から第２電源電圧（VH）に至る第２
    端部電圧範囲よりなり、 本差動増幅器は次の各素子、すなわち、 差動入力信号（VI+,VI-）を接続する入力端子、 前記差動入力信号（VI+,VI-）を受信する入力端子に結
    合されている制御電極を有し、さらに第１接続点（SA/S
    B）に接続されている第１主電極と、入力信号の共通モ
    ード電圧が中間及び第２端部電圧範囲において変化する
    とき前記差動入力信号に応答して第１差動電流（IA,
    IB）を生ずる第２主電極を有する第１差動トランジスタ
    対（20）、 第１接続点に第１作動電流（IN）を供給する手段、 前記差動入力信号（VI+,VI-）を受信する入力端子に結
    合されている制御電極を有し、さらに第２接続点（SD/S
    C）に接続されている第１主電極と、入力信号の共通モ
    ード電圧が中間及び第１端部電圧範囲において変化する
    とき前記差動入力信号に応答して第２差動電流（IC,
    ID）を生ずる第２主電極を有する第２差動トランジスタ
    対（22）、 第２接続点に第２作動電流（IP）を供給する手段、 第１及び第２差動トランジスタ対の第２主電極に結合さ
    れていて、第１及び第２差動電流を受信する入力（A,B,
    C,D）を有し、前記第１及び第２差動電流の和に応じた
    少くとも１つの出力電流を生ずる出力を有する加算回路
    手段（26）、 を有してなる差動増幅器において、 本差動増幅器は電流制御手段を有し、該電流制御手段
    は、 第１及び第２接続点のうちの選択された接続点に結合さ
    れたバイアス電流源（14/16）と、 前記の選択された接続点に結合された差動トランジスタ
    対の各トランジスタと同一極性を有するステアリング
    トランジスタ（QN/QP）であって、選択接続点に接続さ
    れている第１主電極（LL/LH）と、基準電圧（VRN/VRP）
    を供給されるよう結合された制御電極とを有し、さらに
    選択接続点と基準電圧との間の電圧差に応答してステア
    リング電流を供給する第２主電極（LP/LN）を具えてな
    るステアリング トランジスタ（QN/QP）と、 他の第１及び第２接続点にステアリング電流に比例する
    電流を供給する電流指向手段とを有し、 共通モード電圧が、中間電圧範囲にあるときは、バイア
    ス電流源の利用可能電流の一部が、選択された接続点よ
    り前記電流指向手段を通じて他の接続点に分散され、共
    通モード電圧が、第１端部電圧範囲にあるときは、第１
    差動トランジスタ対が非通電状態となり、共通モード電
    圧が第２端部電圧範囲にあるときは第２差動トランジス
    タ対が非通電状態となる如くしたことを特徴とする差動
    増幅器。
  2. 【請求項２】第１差動トランジスタ対（20）の各トラン
    ジスタ（Q1,Q2）は、第２差動トランジスタ対（22）の
    各トランジスタ（Q3,Q4）の極性と反対の極性を有し、
    電流指向手段は、ステアリング トランジスタ（QP）の
    第２主電極に接続された入力と、他方の接続点に接続さ
    れた出力とを有する電流ミラーを有してなる特許請求の
    範囲第１項記載の差動増幅器。
  3. 【請求項３】他の接続点（SA/SB）に接続されたさらに
    他のバイアス電流源（14）と、他の接続点（SA/SB）に
    結合された差動トランジスタ対の各トランジスタ（Q1,Q
    2）と同じ極性を有する他のステアリング トランジス
    タ（QN）で、選択された接続点に接続されている第１主
    電極（LL）、他の基準電圧（VRN）を供給されるように
    結合されている制御電極、第２主電極（LP）を有してい
    るステアリング トランジスタ（QN）と、この他のステ
    アリング トランジスタ（QN）の第２主電極（LP）に接
    続された入力（Q15）と前記の選択された接続点（SC/S
    D）に接続された出力（Q16）とを有するさらに他の電流
    ミラー（34）とを有してなる特許請求の範囲第２項記載
    の差動増幅器。
  4. 【請求項４】バイポーラ トランジスタを有し、前記電
    流ミラー（24）及び前記他の電流ミラー（34）は、これ
    ら電流ミラーの入力と出力の間の電流増幅率がほぼ１に
    等しくなる如くした特許請求の範囲第２項または第３項
    記載の差動増幅器。
  5. 【請求項５】電界効果トランジスタを有し、前記電流ミ
    ラー（24）及び前記他の電流ミラー（34）は、これら電
    流ミラーの入力と出力の間の電流増幅率が入力電流の増
    加と共に増加する如くした特許請求の範囲第２項または
    第３項記載の差動増幅器。
  6. 【請求項６】第１差動トランジスタ対（20）のトランジ
    スタ（Q1,Q2）は、第２差動トランジスタ対（22）のト
    ランジスタ（Q17,Q18）と同極性の第１極性を有し、第
    ２差動トランジスタ対（22）の制御電極は、対応の電圧
    レベルシフタを通じ入力端子に結合し、各電圧レベルシ
    フタは、前記第１極性とは反対の極性のトランジスタと
    入力端子の１つに接続された制御電極とを有し、またそ
    の第１主電極は第１差動トランジスタ対の対応のトラン
    ジスタの制御電極に結合されており、さらに電流指向手
    段は、ステアリング トランジスタ（QN）の第２主電極
    と、他方の接続点（SC/SD）間に直接結合したことを特
    徴とする特許請求の範囲第１項記載の差動増幅器。
JP60079485A 1984-04-19 1985-04-16 差動増幅器 Expired - Lifetime JPH0680991B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/602,231 US4555673A (en) 1984-04-19 1984-04-19 Differential amplifier with rail-to-rail input capability and controlled transconductance
US602231 1984-04-19

Publications (2)

Publication Number Publication Date
JPS60233915A JPS60233915A (ja) 1985-11-20
JPH0680991B2 true JPH0680991B2 (ja) 1994-10-12

Family

ID=24410514

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60079485A Expired - Lifetime JPH0680991B2 (ja) 1984-04-19 1985-04-16 差動増幅器

Country Status (5)

Country Link
US (1) US4555673A (ja)
EP (1) EP0159757B1 (ja)
JP (1) JPH0680991B2 (ja)
CA (1) CA1219045A (ja)
DE (1) DE3586863T2 (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1260080A (en) * 1986-09-10 1989-09-26 Akira Yukawa Operational amplifier circuit having wide operating range
JPH0618309B2 (ja) * 1986-09-10 1994-03-09 日本電気株式会社 演算増幅回路
US4978959A (en) * 1987-10-08 1990-12-18 University Of Toronto Innovations Foundation Analog to digital converter, a digital to analog converter and an operational amplifier therefor
US4797631A (en) * 1987-11-24 1989-01-10 Texas Instruments Incorporated Folded cascode amplifier with rail-to-rail common-mode range
US4812781A (en) * 1987-12-07 1989-03-14 Silicon General, Inc. Variable gain amplifier
JP2567278B2 (ja) * 1989-01-25 1996-12-25 ファナック株式会社 光学式エンコーダのオフセット調整方法
US4918398A (en) * 1989-02-10 1990-04-17 North American Philips Corporation, Signetics Division Differential amplifier using voltage level shifting to achieve rail-to-rail input capability at very low power supply voltage
US4977378A (en) * 1989-09-08 1990-12-11 North American Philips Corp. Rapid-response differential amplifier with rail-to-rail input capability
FR2672749B1 (fr) * 1991-02-12 1996-11-08 Sgs Thomson Microelectronics Amplificateur operationnel a transconductance a grande excursion de mode commun.
US5280199A (en) * 1991-05-14 1994-01-18 Kabushiki Kaisha Toshiba Differential input circuit and operational amplifier with wide common mode input voltage range
EP0569102B1 (en) * 1992-05-08 1997-11-19 Koninklijke Philips Electronics N.V. Differential amplifier having rail-to-rail input capability and square-root current control
US5294893A (en) * 1992-10-30 1994-03-15 Sgs-Thomson Microelectronics, Inc. Differential output amplifier input stage with rail-to-rail common mode input range
US5311145A (en) * 1993-03-25 1994-05-10 North American Philips Corporation Combination driver-summing circuit for rail-to-rail differential amplifier
JPH07130193A (ja) * 1993-09-10 1995-05-19 Toshiba Corp バッファ回路及びこれを用いた液晶ディスプレイ装置
US5455535A (en) * 1994-03-03 1995-10-03 National Semiconductor Corporation Rail to rail operational amplifier intermediate stage
US5414388A (en) * 1994-03-03 1995-05-09 National Semiconductor Corporation Rail to rail operational amplifier input stage
US5500624A (en) * 1994-11-02 1996-03-19 Motorola, Inc. Input stage for CMOS operational amplifier and method thereof
US5717350A (en) * 1994-11-09 1998-02-10 Micro Linear Corporation Degenerated differential pair waveform builder
US5550510A (en) * 1994-12-27 1996-08-27 Lucent Technologies Inc. Constant transconductance CMOS amplifier input stage with rail-to-rail input common mode voltage range
US5561396A (en) * 1995-04-27 1996-10-01 Philips Electronics North America Corporation Rail-to-rail input stages with gm -control by multiple input pairs
US5604464A (en) * 1995-07-07 1997-02-18 Advanced Micro Devices, Inc. Cascode operational amplifier with multiple input stage
GB9516025D0 (en) * 1995-08-04 1995-10-04 Philips Electronics Uk Ltd Amplifier
US5764101A (en) * 1995-08-23 1998-06-09 National Semiconductor Corporation Rail-to-rail input common mode range differential amplifier that operates with very low rail-to-rail voltages
US5726592A (en) * 1995-12-18 1998-03-10 International Business Machines Corporation Self biased low-voltage differential signal detector
US5734297A (en) * 1996-03-29 1998-03-31 Philips Electronics North America Corporation Rail-to-rail input stages with constant gm and constant common-mode output currents
US5777514A (en) * 1996-09-27 1998-07-07 Micro Linear Corporation Differential to single ended conversion technique for an operational amplifier having low input offset voltage, high speed and high gain
US5923129A (en) * 1997-03-14 1999-07-13 Linfinity Microelectronics Apparatus and method for starting a fluorescent lamp
US5930121A (en) * 1997-03-14 1999-07-27 Linfinity Microelectronics Direct drive backlight system
US5929705A (en) * 1997-04-15 1999-07-27 Fairchild Semiconductor Corporation CMOS rail-to-rail input/output amplifier
US5805006A (en) 1997-04-28 1998-09-08 Marvell Technology Group, Ltd. Controllable integrator
JP4036506B2 (ja) * 1997-10-21 2008-01-23 日本テキサス・インスツルメンツ株式会社 差動増幅器
US5939918A (en) * 1997-12-23 1999-08-17 Northern Telecom Limited Electronic phase shifter
US5963085A (en) * 1998-05-14 1999-10-05 National Semiconductor Corporation Input to output stage interface with virtual ground circuitry for rail to rail comparator
US6166592A (en) * 1998-07-31 2000-12-26 Lucent Technologies Inc. Linear CMOS transconductor with rail-to-rail compliance
US6107887A (en) * 1998-10-02 2000-08-22 Micro Linear Corporation Differential to single-ended video cable driver having BICMOS current-mode operational amplifier
US6198234B1 (en) 1999-06-09 2001-03-06 Linfinity Microelectronics Dimmable backlight system
GB2357644B (en) 1999-12-20 2004-05-05 Ericsson Telefon Ab L M Low-voltage differential signal (LVDS) input circuit
US6509794B1 (en) 2000-08-08 2003-01-21 Fairchild Semiconductor Corporation Systems for rail-to-rail dynamically controlled amplifiers and input stages
EP1354399B1 (en) * 2000-12-15 2006-04-19 Broadcom Corporation Differential amplifier with large input common mode signal range
US6462619B1 (en) 2001-01-08 2002-10-08 Texas Instruments Incorporated Input stag of an operational amplifier
JP3687545B2 (ja) * 2001-02-05 2005-08-24 セイコーエプソン株式会社 コンパレータ回路
US6529043B1 (en) * 2001-08-23 2003-03-04 National Semiconductor Corporation LVDS current steering input buffer
JP2003069353A (ja) 2001-08-24 2003-03-07 Toshiba Corp 差動増幅回路および液晶表示装置駆動用半導体集積回路
US6509795B1 (en) 2001-09-26 2003-01-21 Texas Instruments Incorporated CMOS input stage with wide common-mode range
US6642789B2 (en) 2002-03-08 2003-11-04 Texas Instruments Incorporated Operational amplifier input stage and method
US6657495B2 (en) 2002-04-01 2003-12-02 Texas Instruments Incorporated Operational amplifier output stage and method
US6798289B2 (en) * 2002-05-31 2004-09-28 Motorola, Inc. System, apparatus and method for voltage to current conversion
US6696894B1 (en) * 2002-06-12 2004-02-24 Analog Devices, Inc. Operational amplifier with independent input offset trim for high and low common mode input voltages
JP4103468B2 (ja) * 2002-06-28 2008-06-18 日本電気株式会社 差動回路と増幅回路及び該増幅回路を用いた表示装置
GB2393868B (en) * 2002-10-01 2005-11-16 Ericsson Telefon Ab L M Integrated circuit
US6693470B1 (en) * 2002-11-27 2004-02-17 Nokia Corporation Method and arrangement for generating cyclic pulses
US6979959B2 (en) 2002-12-13 2005-12-27 Microsemi Corporation Apparatus and method for striking a fluorescent lamp
JP4141262B2 (ja) * 2003-01-17 2008-08-27 Ｎｅｃエレクトロニクス株式会社 差動増幅器
JP4564285B2 (ja) * 2003-06-20 2010-10-20 株式会社東芝 半導体集積回路
ATE479229T1 (de) * 2003-07-10 2010-09-15 Nxp Bv Operationsverstärker mit konstantem offset und gerät welches diesen verwendet
US6856197B1 (en) 2003-07-28 2005-02-15 Electronic Topologies, Inc. Symmetrical current amplifier
US7187139B2 (en) 2003-09-09 2007-03-06 Microsemi Corporation Split phase inverters for CCFL backlight system
US7183727B2 (en) 2003-09-23 2007-02-27 Microsemi Corporation Optical and temperature feedbacks to control display brightness
US7468722B2 (en) 2004-02-09 2008-12-23 Microsemi Corporation Method and apparatus to control display brightness with ambient light correction
WO2005099316A2 (en) 2004-04-01 2005-10-20 Microsemi Corporation Full-bridge and half-bridge compatible driver timing schedule for direct drive backlight system
US7755595B2 (en) 2004-06-07 2010-07-13 Microsemi Corporation Dual-slope brightness control for transflective displays
US7777568B2 (en) 2004-12-02 2010-08-17 Mandate Chips and Circuits Pvt. Ltd. High frequency receiver preamplifier with CMOS rail-to-rail capability
JP2005223951A (ja) * 2005-04-15 2005-08-18 Seiko Epson Corp コンパレータ回路
US7375585B2 (en) * 2005-05-02 2008-05-20 Texas Instruments Incorporated Circuit and method for switching active loads of operational amplifier input stage
FR2887708B1 (fr) * 2005-06-28 2008-02-15 Atmel Grenoble Soc Par Actions Circuit electronique a reseau de paires differentielles disymetriques
RU2292634C1 (ru) * 2005-06-30 2007-01-27 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Дифференциальный усилитель с повышенным ослаблением синфазного сигнала
US7388432B1 (en) 2005-07-12 2008-06-17 National Semiconductor Corporation Current feedback amplifier with extended common mode input range
US7414371B1 (en) 2005-11-21 2008-08-19 Microsemi Corporation Voltage regulation loop with variable gain control for inverter circuit
RU2319286C1 (ru) * 2006-06-19 2008-03-10 ГОУ ВПО "Южно-Российский государственный университет экономики и сервиса" (ЮРГУЭС) Дифференциальный усилитель с повышенным ослаблением синфазного сигнала
US7569998B2 (en) 2006-07-06 2009-08-04 Microsemi Corporation Striking and open lamp regulation for CCFL controller
US7339430B2 (en) * 2006-07-26 2008-03-04 Aimtron Technology Corp. Rail-to-rail operational amplifier with an enhanced slew rate
US7791414B1 (en) 2007-05-25 2010-09-07 National Semiconductor Corporation Low voltage current feedback amplifier with near rail to rail input common mode voltage range
US8093839B2 (en) 2008-11-20 2012-01-10 Microsemi Corporation Method and apparatus for driving CCFL at low burst duty cycle rates
US8289796B2 (en) * 2010-01-26 2012-10-16 Micron Technology, Inc. Sense amplifier having loop gain control
US8705304B2 (en) * 2010-03-26 2014-04-22 Micron Technology, Inc. Current mode sense amplifier with passive load
US8283950B2 (en) 2010-08-11 2012-10-09 Micron Technology, Inc. Delay lines, amplifier systems, transconductance compensating systems and methods of compensating
US8810281B2 (en) 2011-07-26 2014-08-19 Micron Technology, Inc. Sense amplifiers including bias circuits
JP5795934B2 (ja) * 2011-10-17 2015-10-14 新日本無線株式会社 演算増幅器
CN107148750A (zh) * 2014-11-07 2017-09-08 索尼公司 差动放大器、接收器和电路
US10177713B1 (en) 2016-03-07 2019-01-08 Ali Tasdighi Far Ultra low power high-performance amplifier
JP2018007070A (ja) * 2016-07-04 2018-01-11 新日本無線株式会社 差動増幅器
JP6788401B2 (ja) * 2016-07-11 2020-11-25 新日本無線株式会社 コンパレータ
US10320337B2 (en) 2016-08-30 2019-06-11 Cirrus Logic, Inc. Fully-differential operational amplifier system
US10425043B1 (en) * 2018-05-03 2019-09-24 Novatek Microelectronics Corp. Operational amplifier with constant transconductance bias circuit and method using the same
US10868505B1 (en) * 2019-06-04 2020-12-15 Silicon Laboratories Inc. CMOS input stage circuits and related methods
US11522509B2 (en) 2021-03-08 2022-12-06 Cirrus Logic, Inc. Frequency-selective common-mode control and output stage biasing in an operational amplifier for a class-D amplifier loop filter
US11838000B2 (en) 2021-11-08 2023-12-05 Qualcomm Incorporated Comparator integration time stabilization technique utilizing common mode mitigation scheme

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357578A (en) * 1979-10-05 1982-11-02 Nippon Gakki Seizo Kabushiki Kaisha Complementary differential amplifier
NL8001120A (nl) * 1980-02-25 1981-09-16 Philips Nv Differentiele belastingsschakeling uitgevoerd met veldeffecttransistoren.
US4333058A (en) * 1980-04-28 1982-06-01 Rca Corporation Operational amplifier employing complementary field-effect transistors
US4377789A (en) * 1981-03-20 1983-03-22 Rca Corporation Operational amplifier employing complementary field-effect transistors
US4463319A (en) * 1982-08-02 1984-07-31 General Motors Corporation Operational amplifier circuit
JPS5945706A (ja) * 1982-09-09 1984-03-14 Nippon Shiguneteitsukusu Kk 差動増幅回路

Also Published As

Publication number Publication date
EP0159757A2 (en) 1985-10-30
EP0159757A3 (en) 1988-01-07
DE3586863T2 (de) 1993-06-03
EP0159757B1 (en) 1992-12-02
DE3586863D1 (de) 1993-01-14
JPS60233915A (ja) 1985-11-20
CA1219045A (en) 1987-03-10
US4555673A (en) 1985-11-26

Similar Documents

Publication Publication Date Title
JPH0680991B2 (ja) 差動増幅器
JP2540593B2 (ja) 拡大された同相入力電圧レンジを有するコンパレ―タ
EP0108428B1 (en) Differential amplifier circuit with rail-to-rail capability
US4766394A (en) Operational amplifier circuit having wide operating range
US5311145A (en) Combination driver-summing circuit for rail-to-rail differential amplifier
US4462002A (en) Trimming circuits for precision amplifier
US5523718A (en) Balanced double-folded cascode operational amplifier
US5294893A (en) Differential output amplifier input stage with rail-to-rail common mode input range
US5789949A (en) Wide common mode range comparator and method
US7362177B2 (en) Interpolator having dual transistor ranks and ratiometric control
JPH0666604B2 (ja) プログラマブル利得計測増幅器
US4336502A (en) Amplifier with input stage differential amplifying circuit
JPS6262084B2 (ja)
US5132640A (en) Differential current amplifier circuit
US5019789A (en) Adaptive bias circuit for preventing turnoff in a push-pull stage
JP2733962B2 (ja) 利得制御増幅器
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
JPH0626287B2 (ja) 増幅装置
JPH0752815B2 (ja) プツシユプル増幅器
US4317082A (en) Current mirror circuit
JPH08213856A (ja) Ｃｍｏｓ演算増幅器の入力ステージとその方法
US6300836B1 (en) High gain, wide band amplifier
JPH07249946A (ja) Ａｂ級プッシュプル駆動回路、その駆動方法及びこれを用いたａｂ級電子回路
JPH0257372B2 (ja)
US5122759A (en) Class-A differential amplifier and method