JPH0681247B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0681247B2 JPH0681247B2 JP61218108A JP21810886A JPH0681247B2 JP H0681247 B2 JPH0681247 B2 JP H0681247B2 JP 61218108 A JP61218108 A JP 61218108A JP 21810886 A JP21810886 A JP 21810886A JP H0681247 B2 JPH0681247 B2 JP H0681247B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- input
- data
- selector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 （技術分野） 本発明は１画素の転送時間内に時分割により階調表現す
る多値化処理を行う、デジタル複写装置に好適に適用し
得る画像処理装置に関するものである。
る多値化処理を行う、デジタル複写装置に好適に適用し
得る画像処理装置に関するものである。
（従来技術） 特開昭59−161982号公報に開示されているように、従
来、１画素の転送時間内に時分割による多値化処理を行
う画像処理装置は公知であるが、例えば、上記従来技術
においては１画素内の４値の書込み方向が主走査方向の
右から左へと一定であるため、中間調画像処理において
はドット分散型のパターンしか形成できなかった。この
ため、出力画像の階調がなだらかに欠け、微細な汚れが
形成されたような画像となるという問題があった。
来、１画素の転送時間内に時分割による多値化処理を行
う画像処理装置は公知であるが、例えば、上記従来技術
においては１画素内の４値の書込み方向が主走査方向の
右から左へと一定であるため、中間調画像処理において
はドット分散型のパターンしか形成できなかった。この
ため、出力画像の階調がなだらかに欠け、微細な汚れが
形成されたような画像となるという問題があった。
（目的） 本発明は上述した従来技術の問題点を解消し、入力画像
データに時分割多値化処理を施した際に、１画素内の黒
ドットの増大する方向を任意に選択できるようにするこ
とにより、鮮明な出力画像が得られる画像処理装置を提
供することを目的とする。
データに時分割多値化処理を施した際に、１画素内の黒
ドットの増大する方向を任意に選択できるようにするこ
とにより、鮮明な出力画像が得られる画像処理装置を提
供することを目的とする。
（構成） 本発明は上記の目的を達成するため、第１のクロックと
同一周期であって、各々のパルス幅が異なる複数の第２
のクロックを発生する第１の発生手段と、第１のクロッ
クの周期内で第２のクロックと反転関係にある第３のク
ロックを発生する第２の発生手段と、第２のクロックま
たは第３のクロックの中の１つを選択して多値化データ
として出力する選択手段と、第１のクロックに同期して
入力する濃度データに応じて、選択手段に選択指示する
指示手段とを具えたものである。
同一周期であって、各々のパルス幅が異なる複数の第２
のクロックを発生する第１の発生手段と、第１のクロッ
クの周期内で第２のクロックと反転関係にある第３のク
ロックを発生する第２の発生手段と、第２のクロックま
たは第３のクロックの中の１つを選択して多値化データ
として出力する選択手段と、第１のクロックに同期して
入力する濃度データに応じて、選択手段に選択指示する
指示手段とを具えたものである。
以下、本発明の実施例に基づいて具体的に説明する。
第１図は本発明の第１実施例に係る制御系の構成を示す
ブロック図、第２図はシフトレジスタにおけるタイミン
グチャート、第３図はレーザドライバへ出力される信号
のタイミングチャート、第４図（ａ）〜（ｈ）は５値の
出力パターンをそれぞれ示す説明図である。
ブロック図、第２図はシフトレジスタにおけるタイミン
グチャート、第３図はレーザドライバへ出力される信号
のタイミングチャート、第４図（ａ）〜（ｈ）は５値の
出力パターンをそれぞれ示す説明図である。
第１図に示すように、1/4CLKは第１の発生手段に該当す
るシフトレジスタ１のカウンタ（CLK）端子に入力され
ると共に、４進カウンタ２とアンドゲート３を介してシ
フトレジスタ１のクリア（CL）端子へも入力される。ま
た、シフトレジスタ１の出力QA,QB,QC,QDはセレクタ４
へ入力される。セレクタ４は記憶素子であるPROM5にも
接続されていて、セレクタ４の出力とPROM5の出力が第
２の発生手段に該当するアンドゲート６あるいはインバ
ータ７を介してナンドゲート８へ入力され、オアゲート
９を経てレーザドライバ10に入力される。一方、PROM5
にはラッチ部11でCLKによりラッチされた濃度データが
ラインアドレス、カラムアドレスと共に入力される。ま
た、PROM5に接続されたアドレスカウンタ12にもCLKが入
力される。なお、本実施例では選択手段はセレクタ４、
インバータ７、ナンドゲート８およびオアゲート９に該
当する。
るシフトレジスタ１のカウンタ（CLK）端子に入力され
ると共に、４進カウンタ２とアンドゲート３を介してシ
フトレジスタ１のクリア（CL）端子へも入力される。ま
た、シフトレジスタ１の出力QA,QB,QC,QDはセレクタ４
へ入力される。セレクタ４は記憶素子であるPROM5にも
接続されていて、セレクタ４の出力とPROM5の出力が第
２の発生手段に該当するアンドゲート６あるいはインバ
ータ７を介してナンドゲート８へ入力され、オアゲート
９を経てレーザドライバ10に入力される。一方、PROM5
にはラッチ部11でCLKによりラッチされた濃度データが
ラインアドレス、カラムアドレスと共に入力される。ま
た、PROM5に接続されたアドレスカウンタ12にもCLKが入
力される。なお、本実施例では選択手段はセレクタ４、
インバータ７、ナンドゲート８およびオアゲート９に該
当する。
4/1CLKは画素クロック周波数の４倍周波数のクロック信
号であり、例えば、画素クロックが2MHzとすると、画素
クロックCLKの周期は500ナノ秒となるので、1/4CLKは12
5ナノ秒の周期となる。シフトレジスタ１の“0"入力デ
ータは常にハイ“H"となっており、1/4CLKの立ち上がり
時にデータがQA→QB→QC→QDへとシフトされる。４進カ
ウンタ２はこのクロック信号1/4CLKを計数し、４を計数
すると1/4CLKの立ち上がり時に、シフトレジスタ１のク
リア端子CLにハイ“H"を出力する。これによりシフトレ
ジスタ１の全出力がロウ“L"となる。そして、次のクロ
ック1/4CLKの立ち上がりでQAにハイ“H"が出力され、そ
れがクロック1/4CLKの立ち上がり毎にQB,QC,QDにシフト
される。出力QDは実際には使用しないので、説明を略す
る。
号であり、例えば、画素クロックが2MHzとすると、画素
クロックCLKの周期は500ナノ秒となるので、1/4CLKは12
5ナノ秒の周期となる。シフトレジスタ１の“0"入力デ
ータは常にハイ“H"となっており、1/4CLKの立ち上がり
時にデータがQA→QB→QC→QDへとシフトされる。４進カ
ウンタ２はこのクロック信号1/4CLKを計数し、４を計数
すると1/4CLKの立ち上がり時に、シフトレジスタ１のク
リア端子CLにハイ“H"を出力する。これによりシフトレ
ジスタ１の全出力がロウ“L"となる。そして、次のクロ
ック1/4CLKの立ち上がりでQAにハイ“H"が出力され、そ
れがクロック1/4CLKの立ち上がり毎にQB,QC,QDにシフト
される。出力QDは実際には使用しないので、説明を略す
る。
シフトレジスタ１の第２のクロックに該当する出力QA,Q
B,QCの立ち上がり立ち下がりのタイミングは第２図に示
すようになり、電源投入後、常にシフトレジスタ１にお
ける基準パルスとして第２図に示すタイミングで出力さ
れる。セレクタ４はPROM5からの２ビットの入力信号
（A,B）により、“0"〜“3"の入力信号の何れかの信号
を出力する回路であり、入力信号（A,B）に対する出力
信号は第５図に示す対応表のようになっている。
B,QCの立ち上がり立ち下がりのタイミングは第２図に示
すようになり、電源投入後、常にシフトレジスタ１にお
ける基準パルスとして第２図に示すタイミングで出力さ
れる。セレクタ４はPROM5からの２ビットの入力信号
（A,B）により、“0"〜“3"の入力信号の何れかの信号
を出力する回路であり、入力信号（A,B）に対する出力
信号は第５図に示す対応表のようになっている。
第６図に示す対応表はPROM5の出力信号に対するレーザ
ドライバ10の入力信号を示したものである。第６図にお
いて、PROM5の出力信号が、例えば、〔010〕の場合、セ
レクタ４は入力端子２の入力、即ち、シフトレジスタ１
の出力QBを出力する。この時、PROM5の出力信号Ｃは
“L"であるため、アンドゲード６の出力は“L"となり、
また、ナンドゲート８の出力はシフトレジスタ１の出力
QBをインバータ７で反転させた出力▲▼となる。こ
のようにして、第２図に示したシフトレジスタ１の出力
信号レベルとPROM5の出力信号レベルに対応して、第３
図に示したレーザドライバ10への出力信号が得られる。
ドライバ10の入力信号を示したものである。第６図にお
いて、PROM5の出力信号が、例えば、〔010〕の場合、セ
レクタ４は入力端子２の入力、即ち、シフトレジスタ１
の出力QBを出力する。この時、PROM5の出力信号Ｃは
“L"であるため、アンドゲード６の出力は“L"となり、
また、ナンドゲート８の出力はシフトレジスタ１の出力
QBをインバータ７で反転させた出力▲▼となる。こ
のようにして、第２図に示したシフトレジスタ１の出力
信号レベルとPROM5の出力信号レベルに対応して、第３
図に示したレーザドライバ10への出力信号が得られる。
本実施例では１画素を４分割し、パルス幅変調を行って
いるので、レーザドライバ10の出力信号が１の時、黒が
出力されるとすると、上述したPROM5の出力信号が〔01
0〕の場合は（1/4CLKを１クロックと数えた時）前半２
クロックが“H"、後半２クロックが“L"となる。即ち、
レーザドライバ10へ出力される信号による記録パターン
は第４図（ｂ）のようになる。このようにして、第３図
に示すレーザドライバ10の出力レベルの変動により、第
４図（ａ）〜（ｈ）に示した各記録パターンが形成され
る。
いるので、レーザドライバ10の出力信号が１の時、黒が
出力されるとすると、上述したPROM5の出力信号が〔01
0〕の場合は（1/4CLKを１クロックと数えた時）前半２
クロックが“H"、後半２クロックが“L"となる。即ち、
レーザドライバ10へ出力される信号による記録パターン
は第４図（ｂ）のようになる。このようにして、第３図
に示すレーザドライバ10の出力レベルの変動により、第
４図（ａ）〜（ｈ）に示した各記録パターンが形成され
る。
PROM5への入力データの階調を64階調とすると、１画素
の濃度データが５値にパルス巾変調されているので、４
×４で65階調表現が可能である。従って、第７図に示す
ディザマトリックスの閾値に従って階調処理を施すと、
例えば、画素クロックCLKでラッチ部11にラッチされ、
ラッチ出力が〔100000〕となる32の値の濃度データが入
力された場合を考えると、濃度データは第７図に示す閾
値と比較され、この濃度データ32が閾値を越えた場合に
PROM5の出力が“1"となるから、ラインアドレス〔01〕
では４画素分の出力データは（0011）（1111）（1111）
（1000）が出力される。従って、PROM5の出力はアドレ
スカウンタ12に対し、図８の対応表に示す関係にてPROM
5に予め書き込まれていれば良いことになる。このよう
に、カラムアドレス２ビット、ラインアドレス２ビッ
ト、濃度データビットの計、10ビットのデータに対する
データをPROM5に予め書き込むことにより、パルス幅変
調の多値出力を行う。
の濃度データが５値にパルス巾変調されているので、４
×４で65階調表現が可能である。従って、第７図に示す
ディザマトリックスの閾値に従って階調処理を施すと、
例えば、画素クロックCLKでラッチ部11にラッチされ、
ラッチ出力が〔100000〕となる32の値の濃度データが入
力された場合を考えると、濃度データは第７図に示す閾
値と比較され、この濃度データ32が閾値を越えた場合に
PROM5の出力が“1"となるから、ラインアドレス〔01〕
では４画素分の出力データは（0011）（1111）（1111）
（1000）が出力される。従って、PROM5の出力はアドレ
スカウンタ12に対し、図８の対応表に示す関係にてPROM
5に予め書き込まれていれば良いことになる。このよう
に、カラムアドレス２ビット、ラインアドレス２ビッ
ト、濃度データビットの計、10ビットのデータに対する
データをPROM5に予め書き込むことにより、パルス幅変
調の多値出力を行う。
上述したように、CLKによりラッチ部11にラッチされた
濃度データは、ラインアドレス、カラムアドレスと共に
PROM5に入力され、PROM5からは予め設定された３ビット
のデータが出力される。この中の下位２ビットデータ
（B,A）はセレクタ４のセレクタ端子に入力し、２ビッ
トデータ（B,A）が〔00〕の時にセレクタ４の入力デー
タ“0"（Ｈ）、〔01〕の時に“1"（QA），〔10〕の時に
“2"（QB），〔11〕の時に“3"（QC）のデータがセレク
タ４から出力されるまた、上位１ビット（Ｃ）はセレク
タ４の出力の反転・非反転出力を制御するデータであ
り、これら３ビットのデータを用いることにより、第３
図に示すように、右から左へ、左から右への５値のドッ
ト配位が可能となる。
濃度データは、ラインアドレス、カラムアドレスと共に
PROM5に入力され、PROM5からは予め設定された３ビット
のデータが出力される。この中の下位２ビットデータ
（B,A）はセレクタ４のセレクタ端子に入力し、２ビッ
トデータ（B,A）が〔00〕の時にセレクタ４の入力デー
タ“0"（Ｈ）、〔01〕の時に“1"（QA），〔10〕の時に
“2"（QB），〔11〕の時に“3"（QC）のデータがセレク
タ４から出力されるまた、上位１ビット（Ｃ）はセレク
タ４の出力の反転・非反転出力を制御するデータであ
り、これら３ビットのデータを用いることにより、第３
図に示すように、右から左へ、左から右への５値のドッ
ト配位が可能となる。
次に、上述のようにドット配位を左から右へ、あるい
は、右から左へと両側から出力幅を変えられるようにす
ることにより、より階調性を向上させるようにした本発
明の第２実施例を説明する。第９図は第２実施例の制御
系のブロック図、第10図はそのタイミングチャートであ
る。これらの図において、第１図〜第８図で説明した回
路と対応する回路には同一符号を付した。
は、右から左へと両側から出力幅を変えられるようにす
ることにより、より階調性を向上させるようにした本発
明の第２実施例を説明する。第９図は第２実施例の制御
系のブロック図、第10図はそのタイミングチャートであ
る。これらの図において、第１図〜第８図で説明した回
路と対応する回路には同一符号を付した。
第９図において、シフトレジスタ１の出力QA,QB,QCは直
接、選択手段に該当する“８入力１出力”セレクタ20の
４〜６端子へ出力される一方、出力QA,QB,QCは分岐され
て、第２の発生手段に該当するインバータ21,22,23に入
力して反転され、同様に、第２の発生手段に該当する遅
延回路24,25,26を介してセレクタ20の０〜２端子へ入力
する。シフトレジスタ１とPROM5の出力信号は第１実施
例と同一なので、以下、セレクタ20の入出力信号を中心
として説明する。“８入力１出力”セレクタ20はPROM5
の出力A,B,Cの入力により、０〜７端子の何れかの入力
信号を出力する。第11図はセレクタ20の入出力信号の対
応関係を示す対応表である。遅延回路24,25,26を３個と
ると、第11図に示す対応表に従ってレーザドライバ10へ
の出力データが得られ、出力パターンは第12図（ａ）〜
（ｈ）のようになる。第12図（ａ）〜（ｈ）に示すよう
に、入力信号に対する出力信号の順序は変わるが、第１
実施例と同様の出力パターンとなる。
接、選択手段に該当する“８入力１出力”セレクタ20の
４〜６端子へ出力される一方、出力QA,QB,QCは分岐され
て、第２の発生手段に該当するインバータ21,22,23に入
力して反転され、同様に、第２の発生手段に該当する遅
延回路24,25,26を介してセレクタ20の０〜２端子へ入力
する。シフトレジスタ１とPROM5の出力信号は第１実施
例と同一なので、以下、セレクタ20の入出力信号を中心
として説明する。“８入力１出力”セレクタ20はPROM5
の出力A,B,Cの入力により、０〜７端子の何れかの入力
信号を出力する。第11図はセレクタ20の入出力信号の対
応関係を示す対応表である。遅延回路24,25,26を３個と
ると、第11図に示す対応表に従ってレーザドライバ10へ
の出力データが得られ、出力パターンは第12図（ａ）〜
（ｈ）のようになる。第12図（ａ）〜（ｈ）に示すよう
に、入力信号に対する出力信号の順序は変わるが、第１
実施例と同様の出力パターンとなる。
本実施例では遅延回路24,25,26を設けたことにより、入
力信号QA,QB,QCに対し、第10図に示したdelay時間だけ
“H"時間を延長することが可能となり、第12図（ａ），
（ｇ）に示すような孤立点パターンにおいて、その孤立
点の幅調整が可能となる。ネガ／ポジ現像の孤立点につ
いて考慮すると、入力信号QAの出力遅延時間を例えば、
1/8CLK相当に設定すれば良い。なお、入力信号QA,QB,QC
に対して出力幅を変えても良いし、さらに、これらの入
力信号QA,QB,QCと共に、第３のクロックに該当する入力
信号▲▼，▲▼，▲▼の出力幅を変えても
良い。
力信号QA,QB,QCに対し、第10図に示したdelay時間だけ
“H"時間を延長することが可能となり、第12図（ａ），
（ｇ）に示すような孤立点パターンにおいて、その孤立
点の幅調整が可能となる。ネガ／ポジ現像の孤立点につ
いて考慮すると、入力信号QAの出力遅延時間を例えば、
1/8CLK相当に設定すれば良い。なお、入力信号QA,QB,QC
に対して出力幅を変えても良いし、さらに、これらの入
力信号QA,QB,QCと共に、第３のクロックに該当する入力
信号▲▼，▲▼，▲▼の出力幅を変えても
良い。
（効果） 以上説明したように、本発明は入力画像データに時分割
多値化処理を施した際に、１画素内の黒ドットの増大す
る方向を任意に選択できるようにすることにより、鮮明
な出力画像が得られる。
多値化処理を施した際に、１画素内の黒ドットの増大す
る方向を任意に選択できるようにすることにより、鮮明
な出力画像が得られる。
第１図は本発明の第１実施例に係る制御系の構成を示す
ブロック図、第２図は同じく、シフトレジスタにおける
タイミングチャート、第３図は同じく、レーザドライバ
への出力タイミングチャート、第４図は同じく、５値の
出力パターンを示す図、第５図は同じく、セレクタの出
力と入力との関係を示す対応表図、第６図は同じく、PR
OM出力とレーザドライバ出力との関係を示す対応表図、
第７図はディザマトリックスの閾値を示す表図、第８図
はアドレスカウンタとPROM出力との関係を示す対応表
図、第９図は本発明の第２実施例に係る制御系の構成を
示すブロック図、第10図は同じく、そのタイミングチャ
ート、第11図は同じく、セレクタとPROM出力との関係を
示す対応表図、第12図は同じく、５値の出力パターンを
示す図である。 １……シフトレジスタ、4,20……セレクタ、５……PRO
M、10……レーザドライバ。
ブロック図、第２図は同じく、シフトレジスタにおける
タイミングチャート、第３図は同じく、レーザドライバ
への出力タイミングチャート、第４図は同じく、５値の
出力パターンを示す図、第５図は同じく、セレクタの出
力と入力との関係を示す対応表図、第６図は同じく、PR
OM出力とレーザドライバ出力との関係を示す対応表図、
第７図はディザマトリックスの閾値を示す表図、第８図
はアドレスカウンタとPROM出力との関係を示す対応表
図、第９図は本発明の第２実施例に係る制御系の構成を
示すブロック図、第10図は同じく、そのタイミングチャ
ート、第11図は同じく、セレクタとPROM出力との関係を
示す対応表図、第12図は同じく、５値の出力パターンを
示す図である。 １……シフトレジスタ、4,20……セレクタ、５……PRO
M、10……レーザドライバ。
Claims (1)
- 【請求項１】所定の周波数を有する第１のクロックに同
期して入力する濃度データに応じたパルス幅が異なる多
値の出力データを出力する画像処理装置において、 前記第１のクロックと同一周期であって、各々のパルス
幅が異なる複数の第２のクロックを発生する第１の発生
手段と、 前記第１のクロックの周期内で前記第２のクロックと反
転関係にある第３のクロックを発生する第２の発生手段
と、 前記第２のクロックまたは第３のクロックの中の１つを
選択して多値の出力データとして出力する選択手段と、 前記第１のクロックに同期して入力する濃度データに応
じて、前記選択手段に選択指示する指示手段とを具えた
ことを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218108A JPH0681247B2 (ja) | 1986-09-18 | 1986-09-18 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61218108A JPH0681247B2 (ja) | 1986-09-18 | 1986-09-18 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6374368A JPS6374368A (ja) | 1988-04-04 |
| JPH0681247B2 true JPH0681247B2 (ja) | 1994-10-12 |
Family
ID=16714756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61218108A Expired - Lifetime JPH0681247B2 (ja) | 1986-09-18 | 1986-09-18 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681247B2 (ja) |
-
1986
- 1986-09-18 JP JP61218108A patent/JPH0681247B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6374368A (ja) | 1988-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6360590B2 (ja) | ||
| CA1304520C (en) | Pulse width modulator for a printing apparatus | |
| US5396607A (en) | Matrix address generator and multivalue gradation processor having the same | |
| JPH0572150B2 (ja) | ||
| US4710823A (en) | Density conversion in image reproduction | |
| JPS60157375A (ja) | 中間調表現方式 | |
| US5386302A (en) | Image processing apparatus | |
| US5801838A (en) | Method and device to improve print quality of gray scales and color for printers | |
| JPH0681247B2 (ja) | 画像処理装置 | |
| JPH078004B2 (ja) | 画像形成装置 | |
| JPS6218170A (ja) | 多階調型プリンタ | |
| JPS62287773A (ja) | 書込装置ドライブ回路 | |
| JPS61189774A (ja) | 多階調画像形成方式 | |
| JPH06188691A (ja) | パルス幅制御装置 | |
| JPS59189782A (ja) | 画像処理装置 | |
| JP3298959B2 (ja) | パルス幅変調回路 | |
| JPH04277971A (ja) | 記録装置 | |
| JPS62183670A (ja) | 画像処理装置 | |
| JPS6020680A (ja) | 画像処理装置 | |
| KR930002201B1 (ko) | 팩시밀리의 중간조기록제어장치 | |
| JPS6115468A (ja) | サ−マル記録装置 | |
| JPS62284574A (ja) | 画像記録装置 | |
| JPH0379364A (ja) | 記録装置 | |
| JPH047173A (ja) | 記録装置 | |
| JPH03207673A (ja) | 感熱波形記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |