JPH0681276B2 - 画像メモリ装置 - Google Patents
画像メモリ装置Info
- Publication number
- JPH0681276B2 JPH0681276B2 JP63263207A JP26320788A JPH0681276B2 JP H0681276 B2 JPH0681276 B2 JP H0681276B2 JP 63263207 A JP63263207 A JP 63263207A JP 26320788 A JP26320788 A JP 26320788A JP H0681276 B2 JPH0681276 B2 JP H0681276B2
- Authority
- JP
- Japan
- Prior art keywords
- field
- memory
- read
- address
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Television Signal Processing For Recording (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、動画像のリアルタイム処理に用いる画像メモ
リ装置に関するものである。
リ装置に関するものである。
従来の技術 フィールド画像の連続として与えられるテレビジョン等
の動画像信号に対し、その画面の一部の拡大等の画像処
理をリアルタイムで行う場合、入力動画像信号を一度フ
ィールドメモリに書き込み、そこから必要な領域のデー
タを読み出して補間・内挿などの処理を行うのが一般的
である。この方式の従来の画像メモリ装置を用いた画像
処理装置の構成を第４図に示す。
の動画像信号に対し、その画面の一部の拡大等の画像処
理をリアルタイムで行う場合、入力動画像信号を一度フ
ィールドメモリに書き込み、そこから必要な領域のデー
タを読み出して補間・内挿などの処理を行うのが一般的
である。この方式の従来の画像メモリ装置を用いた画像
処理装置の構成を第４図に示す。
第４図において、101は映像信号入力、102,110は111か
ら与えられるフィールド切り換え信号により信号を切り
換えるセレクタ、103,104はフィールドメモリ、105は10
6から与えられる同期信号からフィールドメモリの書き
込みアドレスを生成するメモリ書き込み制御回路、107
は108,109から与えられる読み出し先頭・終了アドレス
に応じてフィールドメモリの読み出しアドレスを生成す
るメモリ読み出し制御回路である。112はフィールドメ
モリから読み出された画面の一部領域の信号を補間・内
挿して１画面の信号として113に出力する補間回路であ
る。
ら与えられるフィールド切り換え信号により信号を切り
換えるセレクタ、103,104はフィールドメモリ、105は10
6から与えられる同期信号からフィールドメモリの書き
込みアドレスを生成するメモリ書き込み制御回路、107
は108,109から与えられる読み出し先頭・終了アドレス
に応じてフィールドメモリの読み出しアドレスを生成す
るメモリ読み出し制御回路である。112はフィールドメ
モリから読み出された画面の一部領域の信号を補間・内
挿して１画面の信号として113に出力する補間回路であ
る。
以上のように構成された従来の画像メモリ装置を用いた
画像処理装置の動作について説明する。
画像処理装置の動作について説明する。
第５図は画像とアドレスの関係を示す図で、枠は１フィ
ールドの画像で、図中の斜線部がフィールドメモリから
読み出されて拡大される領域である。したがって、フィ
ールドメモリから読み出す先頭アドレスは斜線部の左上
の点に相当し、同じく終了アドレスは斜線部の右下の点
に相当する。
ールドの画像で、図中の斜線部がフィールドメモリから
読み出されて拡大される領域である。したがって、フィ
ールドメモリから読み出す先頭アドレスは斜線部の左上
の点に相当し、同じく終了アドレスは斜線部の右下の点
に相当する。
第６図はメモリ書き込み・読み出し制御回路が発生す
る、第５図に対応するアドレス信号を表わすグラフであ
る。図中、実線は書き込みアドレス、一点鎖線は読み出
しアドレスである。
る、第５図に対応するアドレス信号を表わすグラフであ
る。図中、実線は書き込みアドレス、一点鎖線は読み出
しアドレスである。
セレクタ102・110はフィールド切り換え信号111によ
り、フィールドメモリ103・104をフィールドごとにそれ
ぞれ書き込み用・読み出し用に切り換えている。
り、フィールドメモリ103・104をフィールドごとにそれ
ぞれ書き込み用・読み出し用に切り換えている。
メモリ書き込み制御回路105は第６図（ａ）の実線に示
すように、各フィールドのそれぞれの有効期間の映像信
号をフィールドメモリに書き込むように書き込みアドレ
スを発生する。また、メモリ読み出し制御回路107は同
図（ａ）の一点鎖線に示すように、各フィールドに読み
出し先頭アドレス108から読み出し終了アドレス109の間
を読み出すような読み出しアドレスを発生する。したが
って、フィールドメモリ103・104に与えられるアドレス
信号はそれぞれ同図（ｂ）（ｃ）のようになる。補間回
路112はフィールドメモリ103または104から読み出され
た領域の信号を、走査線を内挿することにより１画面の
映像信号に拡大して出力端子113に出力する。
すように、各フィールドのそれぞれの有効期間の映像信
号をフィールドメモリに書き込むように書き込みアドレ
スを発生する。また、メモリ読み出し制御回路107は同
図（ａ）の一点鎖線に示すように、各フィールドに読み
出し先頭アドレス108から読み出し終了アドレス109の間
を読み出すような読み出しアドレスを発生する。したが
って、フィールドメモリ103・104に与えられるアドレス
信号はそれぞれ同図（ｂ）（ｃ）のようになる。補間回
路112はフィールドメモリ103または104から読み出され
た領域の信号を、走査線を内挿することにより１画面の
映像信号に拡大して出力端子113に出力する。
発明が解決しようとする課題 しかしながら上記のように、フィールドメモリを書き込
みと読み出しのために２つ設ける従来の構成では、メモ
リ容量が大きすぎてコストや消費電力も大きく、ローコ
スト化や小型化・ポータブル化が困難であるという問題
点を有していた。
みと読み出しのために２つ設ける従来の構成では、メモ
リ容量が大きすぎてコストや消費電力も大きく、ローコ
スト化や小型化・ポータブル化が困難であるという問題
点を有していた。
また、読み出しと書き込みを独立に並行してアクセスで
きるデュアルポート型のフィールドメモリを使用した場
合でも、これらの２つのフィールドメモリを１フィール
ド分に削減することはできない。第６図（ａ）に示すよ
うに、読み出しアドレスを書き込みアドレスが追い越す
ことになると、読み出した画像は追い越されるまでは１
フィールド前の画像、追い越されたあとは当該フィール
ドの画像となり、１フィールドの画像の途中で画像が切
り替わってしまうことになって、画質面で問題が生じ
る。
きるデュアルポート型のフィールドメモリを使用した場
合でも、これらの２つのフィールドメモリを１フィール
ド分に削減することはできない。第６図（ａ）に示すよ
うに、読み出しアドレスを書き込みアドレスが追い越す
ことになると、読み出した画像は追い越されるまでは１
フィールド前の画像、追い越されたあとは当該フィール
ドの画像となり、１フィールドの画像の途中で画像が切
り替わってしまうことになって、画質面で問題が生じ
る。
本発明は、かかる点に鑑み、１フィールド分のメモリで
動画像のリアルタイム拡大等の処理が可能な画像メモリ
装置を提供することを目的とする。
動画像のリアルタイム拡大等の処理が可能な画像メモリ
装置を提供することを目的とする。
課題を解決するための手段 上記目的を達成するために本発明は、１フィールド分以
上の画像の記憶容量を持つフィールドメモリと、前記フ
ィールドメモリに記憶されている第１のフィールドの信
号の任意の領域を読み出すメモリ読み出し制御部と、前
記第１のフィールドに引き続く第２のフィールドの書き
込み先頭アドレスを前記メモリ読み出し制御部が読み出
す領域の読み出し終了アドレスの次のアドレス以降にな
るように決定すると共に、前記第２のフィールドの映像
信号を前記書き込み先頭アドレスを始点として、前記フ
ィールドメモリにリング状に書き込むメモリ書き込み制
御部とを具備することを特徴とするものである。
上の画像の記憶容量を持つフィールドメモリと、前記フ
ィールドメモリに記憶されている第１のフィールドの信
号の任意の領域を読み出すメモリ読み出し制御部と、前
記第１のフィールドに引き続く第２のフィールドの書き
込み先頭アドレスを前記メモリ読み出し制御部が読み出
す領域の読み出し終了アドレスの次のアドレス以降にな
るように決定すると共に、前記第２のフィールドの映像
信号を前記書き込み先頭アドレスを始点として、前記フ
ィールドメモリにリング状に書き込むメモリ書き込み制
御部とを具備することを特徴とするものである。
作用 上記構成により、入力された映像信号を、メモリ書き込
み制御部が与える書き込み先頭アドレスからリングメモ
リ（メモリの上限アドレスと下限アドレスが見かけ上連
続しているように制御されるメモリ）状にフィールドメ
モリに書き込む。垂直ブランキング期間が終わるまで
に、次のフィールドで読み出す任意の領域の先頭アドレ
スと終了アドレスが決定され、さらに読み出し終了アド
レスの次のアドレス以降に書き込み先頭アドレスが決定
される。メモリ読み出し制御部は、読み出しアドレスに
対応して任意の領域をフィールドメモリから読み出す。
メモリ書き込み制御部は読み出しと平行して、書き込み
先頭アドレスからリングメモリ状に新しいフィールドの
映像信号の書き込みを行う。これらを繰り返すことによ
り、読み出す領域の映像信号と、新たに書き込まれる次
のフィールドの映像信号が重なることがなく、しかも１
フィールド分のメモリで従来の画像メモリ装置と同じ機
能を実現することができる。
み制御部が与える書き込み先頭アドレスからリングメモ
リ（メモリの上限アドレスと下限アドレスが見かけ上連
続しているように制御されるメモリ）状にフィールドメ
モリに書き込む。垂直ブランキング期間が終わるまで
に、次のフィールドで読み出す任意の領域の先頭アドレ
スと終了アドレスが決定され、さらに読み出し終了アド
レスの次のアドレス以降に書き込み先頭アドレスが決定
される。メモリ読み出し制御部は、読み出しアドレスに
対応して任意の領域をフィールドメモリから読み出す。
メモリ書き込み制御部は読み出しと平行して、書き込み
先頭アドレスからリングメモリ状に新しいフィールドの
映像信号の書き込みを行う。これらを繰り返すことによ
り、読み出す領域の映像信号と、新たに書き込まれる次
のフィールドの映像信号が重なることがなく、しかも１
フィールド分のメモリで従来の画像メモリ装置と同じ機
能を実現することができる。
実施例 以下、本発明の実施例について図面を参照しながら説明
する。
する。
第１図は本発明の第１の実施例における画像メモリ装置
およびこれを利用した画像処理装置のブロック図を示
す。
およびこれを利用した画像処理装置のブロック図を示
す。
第１図において、１は映像信号入力で、デュアルポート
型のフィールドメモリ２の入力ポートに入力される。３
はメモリ書き込み制御回路で、４に与えられる同期信号
と、７に与えられる読み出し終了相対アドレスから、映
像信号入力１に対応した書き込みアドレスを生成し、フ
ィールドメモリ２に与える。また、当該フィールドの書
き込み先頭アドレスをメモリ読み出し制御回路５に与え
る。５はメモリ読み出し制御回路で、６に与えられる読
み出し先頭相対アドレスと、前記読み出し終了相対アド
レス７および同期信号４から、第２図に示す終み出し領
域（後述）のデータに対応する読み出しアドレスを生成
し、フィールドメモリ２に与える。８は補間回路で、フ
ィールドメモリ２から読み出された画像の１部領域を補
間・内挿して１画面の映像に拡大して、映像出力端子９
に出力する。
型のフィールドメモリ２の入力ポートに入力される。３
はメモリ書き込み制御回路で、４に与えられる同期信号
と、７に与えられる読み出し終了相対アドレスから、映
像信号入力１に対応した書き込みアドレスを生成し、フ
ィールドメモリ２に与える。また、当該フィールドの書
き込み先頭アドレスをメモリ読み出し制御回路５に与え
る。５はメモリ読み出し制御回路で、６に与えられる読
み出し先頭相対アドレスと、前記読み出し終了相対アド
レス７および同期信号４から、第２図に示す終み出し領
域（後述）のデータに対応する読み出しアドレスを生成
し、フィールドメモリ２に与える。８は補間回路で、フ
ィールドメモリ２から読み出された画像の１部領域を補
間・内挿して１画面の映像に拡大して、映像出力端子９
に出力する。
以上のように構成された本実施例における撮像装置の動
作を第２図および第３図を参照しながら説明する。
作を第２図および第３図を参照しながら説明する。
第２図はフィールドメモリ２に書き込まれる１フィール
ド分の映像信号と、同じく読み出される領域との関係を
示す図である。図中、斜線部は読み出し領域である。読
み出し領域の左上は読み出し先頭アドレスであり、これ
はメモリ書き込み制御回路３から得られる前フィールド
の書き込み先頭アドレスに、読み出し先頭相対アドレス
６を加算して求められる。同様に、斜線部右下の読み出
し終了アドレスは前フィールドの書き込み先頭アドレス
に読み出し終了相対アドレス７を加算して求められる。
これらの処理はメモリ読み出し制御回路５で行なわれ
る。そして次フィールドで読み出すために当該フィール
ドの読み出しと同時に書き込まれる次フィールド分の書
き込み先頭アドレスは、読み出し領域に重ならずしかも
読み出し終了アドレスに近いアドレスとなるように、メ
モリ書き込み制御回路３で決定される。ここで、フィー
ルドメモリ２の容量が１フィールド分のみの場合は、読
み出し終了アドレスの次のアドレスから、読み出し終了
走査線の次の走査線の先頭アドレスまでの範囲（フィー
ルドメモリ２の容量に余裕がある場合は、さらにその余
裕分を加えた範囲内）のいずれかのアドレスに書き込み
先頭アドレスを決定すればよい。
ド分の映像信号と、同じく読み出される領域との関係を
示す図である。図中、斜線部は読み出し領域である。読
み出し領域の左上は読み出し先頭アドレスであり、これ
はメモリ書き込み制御回路３から得られる前フィールド
の書き込み先頭アドレスに、読み出し先頭相対アドレス
６を加算して求められる。同様に、斜線部右下の読み出
し終了アドレスは前フィールドの書き込み先頭アドレス
に読み出し終了相対アドレス７を加算して求められる。
これらの処理はメモリ読み出し制御回路５で行なわれ
る。そして次フィールドで読み出すために当該フィール
ドの読み出しと同時に書き込まれる次フィールド分の書
き込み先頭アドレスは、読み出し領域に重ならずしかも
読み出し終了アドレスに近いアドレスとなるように、メ
モリ書き込み制御回路３で決定される。ここで、フィー
ルドメモリ２の容量が１フィールド分のみの場合は、読
み出し終了アドレスの次のアドレスから、読み出し終了
走査線の次の走査線の先頭アドレスまでの範囲（フィー
ルドメモリ２の容量に余裕がある場合は、さらにその余
裕分を加えた範囲内）のいずれかのアドレスに書き込み
先頭アドレスを決定すればよい。
第３図は上記のようにして生成された書き込み・読み出
しアドレスをグラフに示したものである。第３図（ａ）
はn,n＋１フィールドで画面の同一位置を読み出す場合
のアドレスを示す図であって、各フィールド目の書き込
み先頭アドレスは白丸で表わされ、読み出しアドレスは
黒丸で表わされている。ここでｎフィールドの読み出し
先頭アドレスは前述のように、（ｎ−１）フィールドの
書き込み先頭アドレスに読み出し先頭相対アドレスを加
算して求められる。そして、同様に読み出し終了アドレ
スを加算して求められる読み出し終了アドレスから、ｎ
フィールド目の書き込み先頭アドレス（白丸）が前述の
ように決定される。さらに（ｎ＋１）フィールドでは、
ｎフィールドの書き込み先頭アドレスを元にして、読み
出し先頭アドレスが読み出し先頭相対アドレスを加算し
て求められ、読み出し終了アドレスも読み出し終了相対
アドレスを加算して求められる。こうして得られた読み
出し終了アドレスに基づいてｎ＋１フィールドの書き込
み先頭アドレスが決定される。
しアドレスをグラフに示したものである。第３図（ａ）
はn,n＋１フィールドで画面の同一位置を読み出す場合
のアドレスを示す図であって、各フィールド目の書き込
み先頭アドレスは白丸で表わされ、読み出しアドレスは
黒丸で表わされている。ここでｎフィールドの読み出し
先頭アドレスは前述のように、（ｎ−１）フィールドの
書き込み先頭アドレスに読み出し先頭相対アドレスを加
算して求められる。そして、同様に読み出し終了アドレ
スを加算して求められる読み出し終了アドレスから、ｎ
フィールド目の書き込み先頭アドレス（白丸）が前述の
ように決定される。さらに（ｎ＋１）フィールドでは、
ｎフィールドの書き込み先頭アドレスを元にして、読み
出し先頭アドレスが読み出し先頭相対アドレスを加算し
て求められ、読み出し終了アドレスも読み出し終了相対
アドレスを加算して求められる。こうして得られた読み
出し終了アドレスに基づいてｎ＋１フィールドの書き込
み先頭アドレスが決定される。
また、書き込み（読み出し）アドレスがフィールドメモ
リの上限アドレスに達したとき、フィールドメモリの下
限アドレスからそのまま続けて書き込む（読み出す）よ
うに制御する。
リの上限アドレスに達したとき、フィールドメモリの下
限アドレスからそのまま続けて書き込む（読み出す）よ
うに制御する。
第３図（ｂ）は、ｎフィールドと（ｎ＋１）フィールド
で読み出し領域の垂直位置が異なる場合のアドレスを示
す。この場合も同様にして、前フィールドの読み出し終
了アドレスに対し、当該フィールドの読み出し先頭相対
アドレス・読み出し終了相対アドレスを加算し、そして
求められた当該フィールドの読み出し終了アドレスから
書き込み先頭アドレスが求められる。（ただし、当該フ
ィールドの書き込みが始まるまでに、書き込み先頭アド
レスが確定している必要がある。つまり、当該フィール
ドの有効期間が始まるまでにこれらの演算が終了してい
る必要がある。） これらの動作を繰り返すことにより、映像信号入力１が
フィールドメモリ２に書き込まれ、同時に、読み出し先
頭アドレス６・読み出し終了相対アドレス７で指定され
た領域がフィールドメモリ２から読み出さる。この出力
は補間回路８で従来例と同様に１画面の信号として拡大
され、出力端子９に拡大された映像信号が出力される。
で読み出し領域の垂直位置が異なる場合のアドレスを示
す。この場合も同様にして、前フィールドの読み出し終
了アドレスに対し、当該フィールドの読み出し先頭相対
アドレス・読み出し終了相対アドレスを加算し、そして
求められた当該フィールドの読み出し終了アドレスから
書き込み先頭アドレスが求められる。（ただし、当該フ
ィールドの書き込みが始まるまでに、書き込み先頭アド
レスが確定している必要がある。つまり、当該フィール
ドの有効期間が始まるまでにこれらの演算が終了してい
る必要がある。） これらの動作を繰り返すことにより、映像信号入力１が
フィールドメモリ２に書き込まれ、同時に、読み出し先
頭アドレス６・読み出し終了相対アドレス７で指定され
た領域がフィールドメモリ２から読み出さる。この出力
は補間回路８で従来例と同様に１画面の信号として拡大
され、出力端子９に拡大された映像信号が出力される。
しかも、第３図（ａ）（ｂ）を見れば、読み出しアドレ
スを書き込みアドレスが追い越すことがないので、読み
出された画像データはすべて前フィールドの信号であ
る。
スを書き込みアドレスが追い越すことがないので、読み
出された画像データはすべて前フィールドの信号であ
る。
以上説明したように本実施例の画像メモリ装置を用いた
画像処理装置では、従来の半分の１個のフィールドメモ
リで、従来例とまったく同じ機能を実現することができ
る。
画像処理装置では、従来の半分の１個のフィールドメモ
リで、従来例とまったく同じ機能を実現することができ
る。
なお、上記実施例において、フィールドメモリ２をデュ
アルポート型のメモリで構成した場合について説明した
が、通常の１ポートメモリを用いて、書き込みアドレス
と読み出しアドレスを交互に与えて、書き込みと読み出
しを時分割で行なってもよい。
アルポート型のメモリで構成した場合について説明した
が、通常の１ポートメモリを用いて、書き込みアドレス
と読み出しアドレスを交互に与えて、書き込みと読み出
しを時分割で行なってもよい。
また、上記実施例では説明を簡単にするために、読み出
し領域の限定を垂直方向にのみ行なった場合について説
明したが、水平方向にも限定した場合（例えば画像の中
央部のみを読み出す場合）には、フィールドメモリ２に
与えるアドレスを垂直アドレスと水平アドレスに分け、
垂直アドレスについてのみ上記のようなコントロールを
加えてやれば、まったく同じ効果を得ることができる。
し領域の限定を垂直方向にのみ行なった場合について説
明したが、水平方向にも限定した場合（例えば画像の中
央部のみを読み出す場合）には、フィールドメモリ２に
与えるアドレスを垂直アドレスと水平アドレスに分け、
垂直アドレスについてのみ上記のようなコントロールを
加えてやれば、まったく同じ効果を得ることができる。
発明の効果 本発明によれば、動画像をメモリに書き込み所定部分を
拡大する等のリアルタイム処理においても、読み出す領
域の映像信号と新たに書き込まれる次のフィールドの映
像信号とが重ならないため、フィールドメモリを従来の
半分の１フィールド分で同じ機能を実現することができ
る。従って画像メモリの容量を半減することができ、機
器の小型化・低消費電力化・ローコスト化ができるとい
う効果が得られる。
拡大する等のリアルタイム処理においても、読み出す領
域の映像信号と新たに書き込まれる次のフィールドの映
像信号とが重ならないため、フィールドメモリを従来の
半分の１フィールド分で同じ機能を実現することができ
る。従って画像メモリの容量を半減することができ、機
器の小型化・低消費電力化・ローコスト化ができるとい
う効果が得られる。
第１図は本発明の一実施例における画像メモリ装置を用
いた画像処理装置のブロック図である。第２図は同実施
例における画像信号とアドレスの関係図、第３図は同実
施例における書き込みアドレスと読み出しアドレスの関
係を示すグラフである。第４図は従来の画像メモリ装置
を用いた画像処理装置のブロック図、第５図は同従来例
における画像信号とアドレスの関係図、第６図は同従来
例における書き込みアドレスと読み出しアドレスの関係
を示すグラフである。 ２……フィールドメモリ、３……メモリ書き込み制御回
路、５……メモリ読み出し制御回路。
いた画像処理装置のブロック図である。第２図は同実施
例における画像信号とアドレスの関係図、第３図は同実
施例における書き込みアドレスと読み出しアドレスの関
係を示すグラフである。第４図は従来の画像メモリ装置
を用いた画像処理装置のブロック図、第５図は同従来例
における画像信号とアドレスの関係図、第６図は同従来
例における書き込みアドレスと読み出しアドレスの関係
を示すグラフである。 ２……フィールドメモリ、３……メモリ書き込み制御回
路、５……メモリ読み出し制御回路。
Claims (7)
- 【請求項１】１フィールド分以上の画像の記憶容量を持
つフィールドメモリと、前記フィールドメモリに記憶さ
れている第１のフィールドの信号の任意の領域を読み出
すメモリ読み出し制御部と、前記第１のフィールドに引
き続く第２のフィールドの書き込み先頭アドレスを前記
メモリ読み出し制御部が読み出す領域の読み出し終了ア
ドレスの次のアドレス以降になるように決定すると共
に、前記第２のフィールドの映像信号を前記書き込み先
頭アドレスを始点として、前記フィールドメモリにリン
グ状に書き込むメモリ書き込み制御部とを具備すること
を特徴とする画像メモリ装置。 - 【請求項２】フィールドメモリは、書き込みと読み出し
の独立したポートを持つメモリであることを特徴とする
請求項１記載の画像メモリ装置。 - 【請求項３】メモリ読み出し制御部は、垂直ブランキン
グ期間中に読み出し先頭アドレス及び読み出し終了アド
レスを決定することを特徴とする請求項１記載の画像メ
モリ装置。 - 【請求項４】メモリ書き込み制御部は、垂直ブランキン
グ期間中に書き込み先頭アドレスを決定することを特徴
とする請求項１記載の画像メモリ装置。 - 【請求項５】メモリ書き込み制御部は、フィールドメモ
リの書き込み領域範囲を１フィールド期間の入力映像信
号と略等しい領域に決定することを特徴とする請求項１
記載の画像メモリ装置。 - 【請求項６】メモリ読み出し制御部は、フィールドメモ
リの読み出し領域範囲を前フィールドの書き込み領域範
囲内に決定することを特徴とする請求項１記載の画像メ
モリ装置。 - 【請求項７】メモリ書き込み制御部は、第２フィールド
の書き込み先頭アドレスを読み出し終了アドレスとその
アドレス以降のリング状にとらえた第１フィールドの書
き込み先頭アドレス間に決定することを特徴とする請求
項１記載の画像メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263207A JPH0681276B2 (ja) | 1988-10-19 | 1988-10-19 | 画像メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63263207A JPH0681276B2 (ja) | 1988-10-19 | 1988-10-19 | 画像メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02109474A JPH02109474A (ja) | 1990-04-23 |
| JPH0681276B2 true JPH0681276B2 (ja) | 1994-10-12 |
Family
ID=17386270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63263207A Expired - Fee Related JPH0681276B2 (ja) | 1988-10-19 | 1988-10-19 | 画像メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0681276B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806916B1 (en) | 1995-04-28 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Video apparatus with image memory function |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602399B1 (ko) * | 1998-02-16 | 2006-07-20 | 소니 가부시끼 가이샤 | 메모리 장치 및 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2564504B2 (ja) * | 1984-08-23 | 1996-12-18 | 日本電気株式会社 | 画像メモリ− |
-
1988
- 1988-10-19 JP JP63263207A patent/JPH0681276B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806916B1 (en) | 1995-04-28 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Video apparatus with image memory function |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02109474A (ja) | 1990-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2558236B2 (ja) | 画像変換メモリ装置 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| US5029006A (en) | Video signal processing circuit capable of enlarging and displaying a picture | |
| US5083208A (en) | Electronic zoom apparatus | |
| US5175624A (en) | Video system having image combining function | |
| US6661452B1 (en) | Digital camera capable of decreasing a required memory capacity | |
| US6801252B1 (en) | Electronic zooming circuit | |
| JPH0681276B2 (ja) | 画像メモリ装置 | |
| JPS5941667Y2 (ja) | テレビジヨン受像機 | |
| JP2964502B2 (ja) | 映像処理装置 | |
| JP2557866B2 (ja) | 固体撮像装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP3392624B2 (ja) | 垂直ズーム回路 | |
| JP3119378B2 (ja) | 画像信号処理装置 | |
| JP3613893B2 (ja) | 画像処理装置および処理方法 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPH0126226B2 (ja) | ||
| JPH09251545A (ja) | 画像処理装置 | |
| JPS62179438A (ja) | デイジタル・スキヤンコンバ−タ | |
| JPH0832874A (ja) | ４画面表示装置 | |
| JPH0423993B2 (ja) | ||
| JPH08329233A (ja) | メモリー制御回路 | |
| JPH0481177A (ja) | 画面合成回路 | |
| JPH04360283A (ja) | 画像メモリ装置 | |
| JPH07184116A (ja) | 映像信号合成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |