JPH0682149B2 - 論理装置 - Google Patents
論理装置Info
- Publication number
- JPH0682149B2 JPH0682149B2 JP61128439A JP12843986A JPH0682149B2 JP H0682149 B2 JPH0682149 B2 JP H0682149B2 JP 61128439 A JP61128439 A JP 61128439A JP 12843986 A JP12843986 A JP 12843986A JP H0682149 B2 JPH0682149 B2 JP H0682149B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- logic
- mode
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理装置に関し、特に自己試験機能および自己
診断機能を持つ論理装置に関する。
診断機能を持つ論理装置に関する。
一般に大規模な論理装置の試験および診断は、その規模
が大きくなるにつれ益々困難となる。従来、この試験や
診断は平面的に同時あるいはスキャンニングによって行
っていた。
が大きくなるにつれ益々困難となる。従来、この試験や
診断は平面的に同時あるいはスキャンニングによって行
っていた。
上述した従来の論理装置の試験および診断方法では、試
験プログラムおよび診断プログラムの作成に膨大な時間
と労力が必要となる欠点があった。そこで試験・診断に
おいても階層的な考え方が重要となっており、論理装置
の内部で自己の試験を行い試験結果のみを外部に出力す
る機構（ビルト・イン・セルフ・テスト、略してBIST）
を組み込むという提案がなされている。
験プログラムおよび診断プログラムの作成に膨大な時間
と労力が必要となる欠点があった。そこで試験・診断に
おいても階層的な考え方が重要となっており、論理装置
の内部で自己の試験を行い試験結果のみを外部に出力す
る機構（ビルト・イン・セルフ・テスト、略してBIST）
を組み込むという提案がなされている。
本発明の目的は、このBISTを利用して階層的に大規模な
論理装置の試験と診断を行う手段を提供することにあ
る。
論理装置の試験と診断を行う手段を提供することにあ
る。
本発明によれば、それぞれテスト開始信号により自己テ
ストを行いその試験結果を出力する機能を有する複数個
の論理ブロックから構成される論理装置において、前記
テスト開始信号とアドレス信号とを入力したときすべて
の前記論理ブロックの良否を判定する試験モードおよび
前記テスト開始信号と前記アドレス信号とを入力したと
きこのアドレス信号によって指定された前記論理ブロッ
クのみの良否を判定する診断モードを切り替えるモード
切替信号を入力し、前記試験モードのときは前記テスト
開始信号により実行した前記論理装置全体の第１の良否
判定結果信号を出力し、前記診断モードのときは前記ア
ドレス信号により指定された前記論理ブロックのみの第
２の良否判定結果信号を出力することを特徴とする論理
装置が得られる。
ストを行いその試験結果を出力する機能を有する複数個
の論理ブロックから構成される論理装置において、前記
テスト開始信号とアドレス信号とを入力したときすべて
の前記論理ブロックの良否を判定する試験モードおよび
前記テスト開始信号と前記アドレス信号とを入力したと
きこのアドレス信号によって指定された前記論理ブロッ
クのみの良否を判定する診断モードを切り替えるモード
切替信号を入力し、前記試験モードのときは前記テスト
開始信号により実行した前記論理装置全体の第１の良否
判定結果信号を出力し、前記診断モードのときは前記ア
ドレス信号により指定された前記論理ブロックのみの第
２の良否判定結果信号を出力することを特徴とする論理
装置が得られる。
また、前記第１および第２の良否判定結果信号はそれぞ
れ自己テスト機能を有する複数個の前記論理ブロックの
良否判定結果の論理和により生成されるものであること
を特徴とする論理装置が得られる。
れ自己テスト機能を有する複数個の前記論理ブロックの
良否判定結果の論理和により生成されるものであること
を特徴とする論理装置が得られる。
さらに、前記アドレス信号はそれぞれ自己テスト機能を
有する複数個の前記論理ブロックをすべて分離識別でき
るものであることを特徴とする論理装置が得られる。
有する複数個の前記論理ブロックをすべて分離識別でき
るものであることを特徴とする論理装置が得られる。
さらにまた、前記テスト開始信号は前記モード切替信号
が前記試験モードを指示するときはそれぞれ自己テスト
機能を有する複数個の前記論理ブロックのすべてに同時
に与えられ、前記診断モードを指示するときは前記アド
レス信号により特定される１つの自己テスト機能を有す
る前記論理ブロックに与えられる論理回路を備えること
を特徴とする論理装置が得られる。
が前記試験モードを指示するときはそれぞれ自己テスト
機能を有する複数個の前記論理ブロックのすべてに同時
に与えられ、前記診断モードを指示するときは前記アド
レス信号により特定される１つの自己テスト機能を有す
る前記論理ブロックに与えられる論理回路を備えること
を特徴とする論理装置が得られる。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す機能ブロック図であ
る。
る。
入力信号としてアドレス信号10,試験／診断モード切替
信号11,テスト開始信号12があり、出力信号として良否
判断結果信号18がある。アドレス信号10はアドレスデコ
ーダ（以下DEC）13に入力され、DEC13の出力は試験／診
断モード切替信号11とともに論理回路（以下LOG）14に
入力される。LOG14の出力はテスト開始信号12とともLOG
15に入力される。LOG14および15によりテスト開始信号1
2がそれぞれBISTを有する複数の論理ブロック（以下BL
K）16a,16b,〜16mのテスト開始信号として分配される。
LOG14および15は試験／診断モード切替信号11が試験モ
ードを指示しているとき（この場合論理値“1"としてい
る）はテスト開始信号12はすべてのBLK16a,16b,〜16mの
テスト開始信号として同時に分配し、また試験／診断モ
ード切替信号11が診断モードを指示しているとき（この
場合論理値“0"としている）はアドレス信号10で特定さ
れるBLK（例えばアドレスA0で特定されるBLK16a）にの
みテスト開始信号を供給するような論理構成となってい
る。
信号11,テスト開始信号12があり、出力信号として良否
判断結果信号18がある。アドレス信号10はアドレスデコ
ーダ（以下DEC）13に入力され、DEC13の出力は試験／診
断モード切替信号11とともに論理回路（以下LOG）14に
入力される。LOG14の出力はテスト開始信号12とともLOG
15に入力される。LOG14および15によりテスト開始信号1
2がそれぞれBISTを有する複数の論理ブロック（以下BL
K）16a,16b,〜16mのテスト開始信号として分配される。
LOG14および15は試験／診断モード切替信号11が試験モ
ードを指示しているとき（この場合論理値“1"としてい
る）はテスト開始信号12はすべてのBLK16a,16b,〜16mの
テスト開始信号として同時に分配し、また試験／診断モ
ード切替信号11が診断モードを指示しているとき（この
場合論理値“0"としている）はアドレス信号10で特定さ
れるBLK（例えばアドレスA0で特定されるBLK16a）にの
みテスト開始信号を供給するような論理構成となってい
る。
各BLK16a,16b,〜16mの良否判定結果は論理和ゲート17で
論理和がとられ、良否判定結果信号18として出力され
る。
論理和がとられ、良否判定結果信号18として出力され
る。
この構成の論理装置はその全体がBISTを有することにな
り、更に上位の装置におけるBISTを有する論理ブロック
として取扱うことができる。
り、更に上位の装置におけるBISTを有する論理ブロック
として取扱うことができる。
なお、本実施例では本発明に関する入力，出力信号のみ
を示してあるが、この他に通常動作モードの入出力信号
が存在することは言うまでもない。
を示してあるが、この他に通常動作モードの入出力信号
が存在することは言うまでもない。
以上説明したように本発明は、これを大規模な論理装置
に適用することにより、階層的な試験・診断が可能とな
り、それ自身がBISTを有するため、試験・診断プログラ
ムの開発に要する期間および労力が大幅に削減できるだ
けでなく、システム自身の診断能力や信頼性の向上に大
きく寄与する効果がある。
に適用することにより、階層的な試験・診断が可能とな
り、それ自身がBISTを有するため、試験・診断プログラ
ムの開発に要する期間および労力が大幅に削減できるだ
けでなく、システム自身の診断能力や信頼性の向上に大
きく寄与する効果がある。
第１図は本発明の一実施例を示す機能ブロック図であ
る。 10…アドレス信号、11…試験／診断モード切替信号、12
…テスト開始信号、13…アドレスデコーダ（DEC）、14,
15…論理回路（LOG）、16a,16bb,〜16m…BISTを有する
論理ブロック（BLK）、17…論理和ゲート、18…良否判
定結果信号。
る。 10…アドレス信号、11…試験／診断モード切替信号、12
…テスト開始信号、13…アドレスデコーダ（DEC）、14,
15…論理回路（LOG）、16a,16bb,〜16m…BISTを有する
論理ブロック（BLK）、17…論理和ゲート、18…良否判
定結果信号。
Claims (4)
- 【請求項１】それぞれテスト開始信号により自己テスト
を行いその試験結果を出力する機能を有する複数個の論
理ブロックから構成される論理装置において、前記テス
ト開始信号とアドレス信号とを入力したときすべての前
記論理ブロックの良否を判定する試験モードおよび前記
テスト開始信号と前記アドレス信号とを入力したときこ
のアドレス信号によって指定された前記論理ブロックの
みの良否を判定する診断モードを切り替えるモード切替
信号を入力し、前記試験モードのときは前記テスト開始
信号により実行した前記論理装置全体の第１の良否判定
結果信号を出力し、前記診断モードのときは前記アドレ
ス信号により指定された前記論理ブロックのみの第２の
良否判定結果信号を出力することを特徴とする論理装
置。 - 【請求項２】前記第１および第２の良否判定結果信号は
それぞれ自己テスト機能を有する複数個の前記論理ブロ
ックの良否判定結果の論理和により生成されるものであ
ることを特徴とする特許請求の範囲第（１）項記載の論
理装置。 - 【請求項３】前記アドレス信号はそれぞれ自己テスト機
能を有する複数個の前記論理ブロックをすべて分離識別
できるものであることを特徴とする特許請求の範囲第
（１）項または第（２）項記載の論理装置。 - 【請求項４】前記テスト開始信号は前記モード切替信号
が前記試験モードを指示するときはそれぞれ自己テスト
機能を有する複数個の前記論理ブロックのすべてに同時
に与えられ、前記診断モードを指示するときは前記アド
レス信号により特定される１つの自己テスト機能を有す
る前記論理ブロックに与えられる論理回路を備えること
を特徴とする特許請求の範囲第（１）項または第（３）
項記載の論理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61128439A JPH0682149B2 (ja) | 1986-06-02 | 1986-06-02 | 論理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61128439A JPH0682149B2 (ja) | 1986-06-02 | 1986-06-02 | 論理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63158473A JPS63158473A (ja) | 1988-07-01 |
| JPH0682149B2 true JPH0682149B2 (ja) | 1994-10-19 |
Family
ID=14984761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61128439A Expired - Lifetime JPH0682149B2 (ja) | 1986-06-02 | 1986-06-02 | 論理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682149B2 (ja) |
-
1986
- 1986-06-02 JP JP61128439A patent/JPH0682149B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63158473A (ja) | 1988-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4423508A (en) | Logic tracing apparatus | |
| JPH0612897A (ja) | 半導体メモリ用試験パターン発生器 | |
| JPS63158473A (ja) | 論理装置 | |
| JPS6014351A (ja) | 自動試験方式 | |
| JPH0713655B2 (ja) | 集積回路のテスト方法 | |
| JP2549690B2 (ja) | チャネルプロセッサの擬似障害試験方式 | |
| JPH01263739A (ja) | 情報処理装置 | |
| JPS6041150A (ja) | 記憶装置制御方式 | |
| JPS5931800B2 (ja) | 制御メモリ診断方式 | |
| JPS6167162A (ja) | メモリチエツク回路 | |
| JP2669863B2 (ja) | シミュレーション装置 | |
| SU911531A1 (ru) | Система дл контрол и диагностики цифровых узлов | |
| JPS5878233A (ja) | マイクロプログラム制御装置 | |
| JPH0792768B2 (ja) | マイクロコンピュータ | |
| JP2505571B2 (ja) | 記憶装置の診断方法 | |
| JPH0241554A (ja) | 情報処理装置のシステム情報設定方法 | |
| JPS59172045A (ja) | スキヤンアウト方式 | |
| JPS59195751A (ja) | 情報処理装置の診断方式 | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPH0727469B2 (ja) | マイクロプロセッサの二重化エラー発生装置 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 | |
| JPH02105230A (ja) | 半導体集積回路 | |
| JPH02100145A (ja) | マイクロプログラム制御方式の計算機システム | |
| KR20010005013A (ko) | 자기 진단 가능한 집적 회로 | |
| JPH01245169A (ja) | 集積回路 |