JPH0682823A - 論理・駆動回路およびその製造方法 - Google Patents
論理・駆動回路およびその製造方法Info
- Publication number
- JPH0682823A JPH0682823A JP23394792A JP23394792A JPH0682823A JP H0682823 A JPH0682823 A JP H0682823A JP 23394792 A JP23394792 A JP 23394792A JP 23394792 A JP23394792 A JP 23394792A JP H0682823 A JPH0682823 A JP H0682823A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- lower layer
- logic
- layer wiring
- anodic oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 トランジスタ部において形成される第1の配
線上の絶縁膜の断線や第1の配線と他の導電部との間の
リーク発生を防止する。 【構成】 基板上に第1の配線である下層配線22を形成
した後、導通部17となる下層配線22部分の上に、ゴム系
のネガレジストを形成し、下層配線22を陽極酸化する。
陽極酸化は、下層配線22の露出した部分に均一に行われ
るため、陽極酸化膜23の断線が起こりにくく、また、下
層配線22において、リークが生じにくくなる。また、下
層配線22のネガレジストで覆われていた部分は陽極酸化
されないので、その上に上層配線26を形成すると、両配
線間の導通部17が得られる。
線上の絶縁膜の断線や第1の配線と他の導電部との間の
リーク発生を防止する。 【構成】 基板上に第1の配線である下層配線22を形成
した後、導通部17となる下層配線22部分の上に、ゴム系
のネガレジストを形成し、下層配線22を陽極酸化する。
陽極酸化は、下層配線22の露出した部分に均一に行われ
るため、陽極酸化膜23の断線が起こりにくく、また、下
層配線22において、リークが生じにくくなる。また、下
層配線22のネガレジストで覆われていた部分は陽極酸化
されないので、その上に上層配線26を形成すると、両配
線間の導通部17が得られる。
Description
【0001】
【産業上の利用分野】本発明は、アクティブマトリクス
基板などに用いられる論理・駆動回路およびその製造方
法に関する。
基板などに用いられる論理・駆動回路およびその製造方
法に関する。
【0002】
【従来の技術】アクティブマトリクス型表示装置におい
ては、高いコントラストを有し、絵素数が制約されない
などの利点がある。そのため、アクティブマトリクス型
表示装置に用いられるアクティブマトリクス基板に関す
る研究が、盛んに行われている。アクティブマトリクス
基板においては、絶縁性基板上にマトリクス状に配した
絵素電極を、各絵素毎に設けたアクティブ素子を用い
て、独立駆動させるアクテイブマトリクス駆動方式が採
用される。上記アクティブ素子としては、TFT(薄膜
トランジスタ)素子、MIM(金属−絶縁膜−金属)素
子、MOSトランジスタ素子、ダイオード、バリスタな
どが一般に知られている。
ては、高いコントラストを有し、絵素数が制約されない
などの利点がある。そのため、アクティブマトリクス型
表示装置に用いられるアクティブマトリクス基板に関す
る研究が、盛んに行われている。アクティブマトリクス
基板においては、絶縁性基板上にマトリクス状に配した
絵素電極を、各絵素毎に設けたアクティブ素子を用い
て、独立駆動させるアクテイブマトリクス駆動方式が採
用される。上記アクティブ素子としては、TFT(薄膜
トランジスタ)素子、MIM(金属−絶縁膜−金属)素
子、MOSトランジスタ素子、ダイオード、バリスタな
どが一般に知られている。
【0003】図5に、TFTをアクティブ素子として用
いたアクティブマトリクス基板の等価回路を示す。この
アクティブマトリクス基板は、絶縁性基板上に、走査線
として機能する複数のゲートバスライン52と、信号線と
して機能する複数のソースバスライン51とが設けられて
いる。各ゲートバスライン52と各ソースバスライン51と
の交差位置近傍には、両ライン51、52に接続されたアク
ティブ素子53が配置されており、アクティブ素子53には
絵素電極54が接続されている。絵素電極54と対向電極55
との間には、液晶が封入されている。
いたアクティブマトリクス基板の等価回路を示す。この
アクティブマトリクス基板は、絶縁性基板上に、走査線
として機能する複数のゲートバスライン52と、信号線と
して機能する複数のソースバスライン51とが設けられて
いる。各ゲートバスライン52と各ソースバスライン51と
の交差位置近傍には、両ライン51、52に接続されたアク
ティブ素子53が配置されており、アクティブ素子53には
絵素電極54が接続されている。絵素電極54と対向電極55
との間には、液晶が封入されている。
【0004】上記のようなアクティブマトリクス基板に
おいて、個々のゲートバスライン52およびソースバスラ
イン51には、それぞれ、シフトレジスタなどからなる駆
動波形形成用の論理・駆動回路56および57が接続されて
いる。各々の論理・駆動回路56、57は、図6の等価回路
に示されるようなインバータ回路を基本としたシフトレ
ジスタにて構成されており、信号入力端子12より入力さ
れた信号電圧が複数のTFT11を介することにより反転
されて、信号出力端子13より出力される。尚、図6にお
いて、14はVDD入力端子を示し、15はTFT11のゲー
ト、16はアースを示す。
おいて、個々のゲートバスライン52およびソースバスラ
イン51には、それぞれ、シフトレジスタなどからなる駆
動波形形成用の論理・駆動回路56および57が接続されて
いる。各々の論理・駆動回路56、57は、図6の等価回路
に示されるようなインバータ回路を基本としたシフトレ
ジスタにて構成されており、信号入力端子12より入力さ
れた信号電圧が複数のTFT11を介することにより反転
されて、信号出力端子13より出力される。尚、図6にお
いて、14はVDD入力端子を示し、15はTFT11のゲー
ト、16はアースを示す。
【0005】具体的な構成を、図8および図7(図8の
A−A’線による断面図)に示す。この回路は、絶縁性
基板70上のほぼ全面に、ベース絶縁膜71が積層され、そ
の上に下層配線72が図7に示すパターンで形成されてお
り、下層配線72の上には、TFT11と導通部17とが設け
られている。この導通部17は、図6においては、配線が
接続される部分を示す。TFT11が設けられている部分
では、下層配線72はゲート電極77を構成し、ゲート電極
77の上には絶縁膜73が形成され、さらに、半導体層78、
79および上層配線76が積層されている。一方、導通部17
が形成されている部分では、絶縁膜73の形成が省略され
ていて、下層配線72と上層配線76とが直接接続されてい
る。この回路において、絶縁膜73は、スパッタリングま
たはCVD(化学蒸着)などにより形成され、導通部17
は、この絶縁膜73をフォトレジストなどを用いてエッチ
ングすることにより形成される。
A−A’線による断面図)に示す。この回路は、絶縁性
基板70上のほぼ全面に、ベース絶縁膜71が積層され、そ
の上に下層配線72が図7に示すパターンで形成されてお
り、下層配線72の上には、TFT11と導通部17とが設け
られている。この導通部17は、図6においては、配線が
接続される部分を示す。TFT11が設けられている部分
では、下層配線72はゲート電極77を構成し、ゲート電極
77の上には絶縁膜73が形成され、さらに、半導体層78、
79および上層配線76が積層されている。一方、導通部17
が形成されている部分では、絶縁膜73の形成が省略され
ていて、下層配線72と上層配線76とが直接接続されてい
る。この回路において、絶縁膜73は、スパッタリングま
たはCVD(化学蒸着)などにより形成され、導通部17
は、この絶縁膜73をフォトレジストなどを用いてエッチ
ングすることにより形成される。
【0006】
【発明が解決しようとする課題】しかし、従来の論理・
駆動回路では、絶縁膜73がスパッタリングまたはCVD
などにより形成されているため、下層配線72と基板70と
の段差部においては、絶縁膜73の厚みが不均一となり易
い。よって、絶縁膜73において、断線やリークが起こる
虞れがある。このことにより、信頼性の高い論理・駆動
回路を得ることができない。また、通常、下層配線上部
に、新たに絶縁膜を形成するより、下層配線の陽極酸化
処理を行い、陽極酸化膜を形成した方が、緻密でより高
い耐電圧を有する絶縁膜が得られる。この耐電圧を活か
しながら、コンタクト部を設けるためには、陽極酸化膜
のパターニングが必要となる。従来、下層配線形成後、
陽極酸化処理を行い、その後、ドライエッチング処理を
行うことにより、コンタクトホールを設けていたが、陽
極酸化膜と、下層配線とのエッチング選択比が取れない
ため、形成が困難であった。
駆動回路では、絶縁膜73がスパッタリングまたはCVD
などにより形成されているため、下層配線72と基板70と
の段差部においては、絶縁膜73の厚みが不均一となり易
い。よって、絶縁膜73において、断線やリークが起こる
虞れがある。このことにより、信頼性の高い論理・駆動
回路を得ることができない。また、通常、下層配線上部
に、新たに絶縁膜を形成するより、下層配線の陽極酸化
処理を行い、陽極酸化膜を形成した方が、緻密でより高
い耐電圧を有する絶縁膜が得られる。この耐電圧を活か
しながら、コンタクト部を設けるためには、陽極酸化膜
のパターニングが必要となる。従来、下層配線形成後、
陽極酸化処理を行い、その後、ドライエッチング処理を
行うことにより、コンタクトホールを設けていたが、陽
極酸化膜と、下層配線とのエッチング選択比が取れない
ため、形成が困難であった。
【0007】本発明は、上記の問題点を解決するもので
あり、その目的は、トランジスタ部において形成される
第1の配線上の絶縁膜の断線や第1の配線と他の配線、
電極などの導電部との間のリーク発生を防止できる、信
頼性の高い論理・駆動回路およびその製造方法を提供す
ることである。
あり、その目的は、トランジスタ部において形成される
第1の配線上の絶縁膜の断線や第1の配線と他の配線、
電極などの導電部との間のリーク発生を防止できる、信
頼性の高い論理・駆動回路およびその製造方法を提供す
ることである。
【0008】
【課題を解決するための手段】本発明の論理・駆動回路
は、基板上に第1の配線が形成され、該第1の配線の複
数箇所の上を通り第2の配線が形成されていると共に、
該第1、第2の配線が重なる重畳部の一部には、両配線
間に陽極酸化膜を介して薄膜トランジスタが形成され、
かつ、残りの重畳部には、該陽極酸化膜の形成を省略し
て両配線を導通させる導通部が形成された論理・駆動回
路であり、そのことにより上記目的が達成される。
は、基板上に第1の配線が形成され、該第1の配線の複
数箇所の上を通り第2の配線が形成されていると共に、
該第1、第2の配線が重なる重畳部の一部には、両配線
間に陽極酸化膜を介して薄膜トランジスタが形成され、
かつ、残りの重畳部には、該陽極酸化膜の形成を省略し
て両配線を導通させる導通部が形成された論理・駆動回
路であり、そのことにより上記目的が達成される。
【0009】本発明の論理・駆動回路の製造方法は、基
板上に第1の配線が形成され、該第1の配線の複数箇所
の上を通り第2の配線が形成されていると共に、該第
1、第2の配線が重なる重畳部の一部には、両配線間に
陽極酸化膜を介して薄膜トランジスタが形成され、か
つ、残りの重畳部には、該陽極酸化膜の形成を省略して
両配線を導通させる導通部が形成された論理・駆動回路
の製造方法であって、基板上に形成された第1の配線の
該導通部をゴム系ネガレジストを用いて被覆する工程
と、該第1の配線の非被覆部分を陽極酸化して陽極酸化
膜を形成する工程と、該ネガレジストを除去して該第2
の配線を形成する工程とを含む論理・駆動回路の製造方
法であり、そのことにより上記目的が達成される。
板上に第1の配線が形成され、該第1の配線の複数箇所
の上を通り第2の配線が形成されていると共に、該第
1、第2の配線が重なる重畳部の一部には、両配線間に
陽極酸化膜を介して薄膜トランジスタが形成され、か
つ、残りの重畳部には、該陽極酸化膜の形成を省略して
両配線を導通させる導通部が形成された論理・駆動回路
の製造方法であって、基板上に形成された第1の配線の
該導通部をゴム系ネガレジストを用いて被覆する工程
と、該第1の配線の非被覆部分を陽極酸化して陽極酸化
膜を形成する工程と、該ネガレジストを除去して該第2
の配線を形成する工程とを含む論理・駆動回路の製造方
法であり、そのことにより上記目的が達成される。
【0010】前記ゴム系ネガレジストとしては、ポリイ
ソプレン系または環化ポリブタジエン系のゴムを主成分
とするものが好ましい。
ソプレン系または環化ポリブタジエン系のゴムを主成分
とするものが好ましい。
【0011】
【作用】基板上に第1の配線を形成した後、導通部とな
る第1の配線部分の上に、耐電圧および密着力が高いポ
リイソプレン系または環化ポリブタジエン系のゴムから
なるネガレジストを形成する。この状態で第1の配線を
陽極酸化する。陽極酸化は、基板上の第1の配線の露出
した部分において均一に行われるため、基板と第1の配
線との段差部においても、つまり、第1の配線の端面部
分においても、他の平面部分と同様に陽極酸化が行われ
ることになる。このため、絶縁の必要な所において、陽
極酸化膜が形成され、耐電圧が保たれる。また、第1の
配線において、ゴム系ネガレジストで覆われていた部分
は陽極酸化されないので、その上に第2の配線を形成す
ると、両配線間の導通部が得られる。
る第1の配線部分の上に、耐電圧および密着力が高いポ
リイソプレン系または環化ポリブタジエン系のゴムから
なるネガレジストを形成する。この状態で第1の配線を
陽極酸化する。陽極酸化は、基板上の第1の配線の露出
した部分において均一に行われるため、基板と第1の配
線との段差部においても、つまり、第1の配線の端面部
分においても、他の平面部分と同様に陽極酸化が行われ
ることになる。このため、絶縁の必要な所において、陽
極酸化膜が形成され、耐電圧が保たれる。また、第1の
配線において、ゴム系ネガレジストで覆われていた部分
は陽極酸化されないので、その上に第2の配線を形成す
ると、両配線間の導通部が得られる。
【0012】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【0013】(実施例1)図2は、本発明の一実施例で
ある論理・駆動回路を示す平面図であり、図1は、図2
のA−A´線による断面図である。この回路は、絶縁性
基板20上にベース絶縁膜21が形成されている。その上に
は第1の配線である下層配線22が図2に示すパターンで
形成されており、その下層配線22の上には、導通部17と
TFT11とが形成される。導通部17となる部分を除いた
下層配線22の全面には、陽極酸化膜23が形成されてい
る。陽極酸化膜23の上のTFT11となる部分には、半導
体層28、n+半導体層29が積層されている。さらに、T
FT11と導通部17となる部分の上を通って、第2の配線
である上層配線26が形成されている。これにより、下層
配線22と上層配線26との重畳部でTFT11と導通部17と
が形成される。TFT11にはアース電極16が接続されて
いる。
ある論理・駆動回路を示す平面図であり、図1は、図2
のA−A´線による断面図である。この回路は、絶縁性
基板20上にベース絶縁膜21が形成されている。その上に
は第1の配線である下層配線22が図2に示すパターンで
形成されており、その下層配線22の上には、導通部17と
TFT11とが形成される。導通部17となる部分を除いた
下層配線22の全面には、陽極酸化膜23が形成されてい
る。陽極酸化膜23の上のTFT11となる部分には、半導
体層28、n+半導体層29が積層されている。さらに、T
FT11と導通部17となる部分の上を通って、第2の配線
である上層配線26が形成されている。これにより、下層
配線22と上層配線26との重畳部でTFT11と導通部17と
が形成される。TFT11にはアース電極16が接続されて
いる。
【0014】この論理・駆動回路は、以下のようにして
作製される。
作製される。
【0015】まず、図3(a)に示すように、ガラス板
からなる絶縁性基板20上に、厚さ500〜9000オングスト
ロームのベース絶縁膜21をCVDまたはスパッタにより
形成する。ベース絶縁膜21の材料としては、Ta2O5、
Al2O3、Si3N4などを用いることができる。ベース
絶縁膜21の形成は省略することもできるが、設けられて
いる場合には、ガラスの凹凸またはピットを緩和するこ
とができる。
からなる絶縁性基板20上に、厚さ500〜9000オングスト
ロームのベース絶縁膜21をCVDまたはスパッタにより
形成する。ベース絶縁膜21の材料としては、Ta2O5、
Al2O3、Si3N4などを用いることができる。ベース
絶縁膜21の形成は省略することもできるが、設けられて
いる場合には、ガラスの凹凸またはピットを緩和するこ
とができる。
【0016】その上に、Taからなる1000〜7000オング
ストロームの金属層23a、27aをスパッタにより形成す
る。次に、金属層23a上に、高い耐電圧と高い密着性と
を有するゴム系ネガレジストを塗布し、フォトリソグラ
フィーによりパターニングして、レジスト25aを形成す
る。上記ゴム系ネガレジストとしては、例えば、ポリイ
ソプレン系または環化ポリブタジエン系のものを用いる
ことができる。
ストロームの金属層23a、27aをスパッタにより形成す
る。次に、金属層23a上に、高い耐電圧と高い密着性と
を有するゴム系ネガレジストを塗布し、フォトリソグラ
フィーによりパターニングして、レジスト25aを形成す
る。上記ゴム系ネガレジストとしては、例えば、ポリイ
ソプレン系または環化ポリブタジエン系のものを用いる
ことができる。
【0017】この状態で、電解液中にて金属層23a、27
aを陽極酸化することにより、図3(b)に示すよう
に、レジストの形成されていないTa表面が陽極酸化さ
れて、Ta0xからなる陽極酸化膜23となる。陽極酸化
膜23の膜厚は、電圧により調整することができ、この実
施例では、3000オングストロームとした。このことによ
り、ゲート電極27を含む下層配線22が1500オングストロ
ームに形成される。下層配線22およびゲート電極27とし
ては、陽極酸化可能な金属であるTa、Al、Ti、N
b、Zr、Hfなどからなる単層金属層またはその化合
物を用いることができる。また、その他の金属層を下層
に有する多層金属層を用いることもできる。尚、ゲート
電極27上の陽極酸化膜23は、ゲート絶縁膜としても作用
する。上記電解液としては、電解質としてクエン酸、酒
石酸およびリン酸などを混入した水溶液、または、該水
溶液に電界集中を防ぐ働きをするエチレングリコールを
混入したものを用いることができる。
aを陽極酸化することにより、図3(b)に示すよう
に、レジストの形成されていないTa表面が陽極酸化さ
れて、Ta0xからなる陽極酸化膜23となる。陽極酸化
膜23の膜厚は、電圧により調整することができ、この実
施例では、3000オングストロームとした。このことによ
り、ゲート電極27を含む下層配線22が1500オングストロ
ームに形成される。下層配線22およびゲート電極27とし
ては、陽極酸化可能な金属であるTa、Al、Ti、N
b、Zr、Hfなどからなる単層金属層またはその化合
物を用いることができる。また、その他の金属層を下層
に有する多層金属層を用いることもできる。尚、ゲート
電極27上の陽極酸化膜23は、ゲート絶縁膜としても作用
する。上記電解液としては、電解質としてクエン酸、酒
石酸およびリン酸などを混入した水溶液、または、該水
溶液に電界集中を防ぐ働きをするエチレングリコールを
混入したものを用いることができる。
【0018】その後、ネガレジスト25aを剥離すること
により、上層配線26と下層配線22との導通部17が形成さ
れる。
により、上層配線26と下層配線22との導通部17が形成さ
れる。
【0019】次に、陽極酸化膜23上のTFT11となる部
分に、CVDにより真性アモーファスSiからなる厚さ
500オングストロームの半導体層28を形成する。さら
に、n+アモーファスSiからなる厚さ300オングストロ
ームのn+半導体層29をCVDにより形成し、ソースお
よびドレイン側にパターン形成した。このn+半導体層2
9が形成された場合には、TFT11において、ON時の
接触抵抗を小さく、OFF時の漏れ電流を低減すること
ができる。n+半導体層29の代わりにp+型半導体層を形
成してもよい。
分に、CVDにより真性アモーファスSiからなる厚さ
500オングストロームの半導体層28を形成する。さら
に、n+アモーファスSiからなる厚さ300オングストロ
ームのn+半導体層29をCVDにより形成し、ソースお
よびドレイン側にパターン形成した。このn+半導体層2
9が形成された場合には、TFT11において、ON時の
接触抵抗を小さく、OFF時の漏れ電流を低減すること
ができる。n+半導体層29の代わりにp+型半導体層を形
成してもよい。
【0020】この上に、スパッタによりTiを厚さ3000
オングストロームに積層し、フォトリソグラフィーによ
りパターニングして、上層配線26を形成する。これによ
り、TFT11が形成されると共に、陽極酸化膜23の形成
を省略した下層配線22の上に導通部17が形成される。こ
の時、同時にアース電極16を形成する。上層配線26およ
びアース電極16としては、Ta、Al、Ti、Ni、M
o、W、Nb、Zr、Hf、Cr、Cuなどからなる単
層または多層金属層およびそれらからなる合金を用いる
ことができる。また、上層配線26およびアース電極15上
には、スパッタまたはCVDなどにより保護膜を形成し
てもよい。
オングストロームに積層し、フォトリソグラフィーによ
りパターニングして、上層配線26を形成する。これによ
り、TFT11が形成されると共に、陽極酸化膜23の形成
を省略した下層配線22の上に導通部17が形成される。こ
の時、同時にアース電極16を形成する。上層配線26およ
びアース電極16としては、Ta、Al、Ti、Ni、M
o、W、Nb、Zr、Hf、Cr、Cuなどからなる単
層または多層金属層およびそれらからなる合金を用いる
ことができる。また、上層配線26およびアース電極15上
には、スパッタまたはCVDなどにより保護膜を形成し
てもよい。
【0021】本実施例の論理・駆動回路においては、陽
極酸化により絶縁膜が形成されているため、下層配線の
表面の各部分が均一に酸化され、均一な厚みの絶縁膜が
形成される。特に、段差のある角部においても、均一厚
みの絶縁膜とすることができる。よって、断線が発生す
ることがなく、しかも高い絶縁性を有することができ
る。
極酸化により絶縁膜が形成されているため、下層配線の
表面の各部分が均一に酸化され、均一な厚みの絶縁膜が
形成される。特に、段差のある角部においても、均一厚
みの絶縁膜とすることができる。よって、断線が発生す
ることがなく、しかも高い絶縁性を有することができ
る。
【0022】ところで、本実施例においては、ゴム系ネ
ガレジストを用いて、陽極酸化膜を形成している。その
理由は以下の通りである。ゴム系ネガレジストの代わり
に、ポジレジストおよびゴム系以外の主成分からなるネ
ガレジストを用いた場合には、ポジレストおよびゴム系
以外の主成分からなるネガレジストの密着性および耐電
圧が低いため、陽極酸化処理中に剥がれてしまう虞があ
るからである。また、下層配線の全面を陽極酸化処理し
た後、陽極酸化膜上にレジストを塗布して、ドライエッ
チングなどによりスルーホールを開け、導通部を設けた
場合には、下層配線と陽極酸化膜とにおいて、選択エッ
チングを行っても、選択性を実現することが困難であ
る。特に、集積規模が大きくなるにつれて、エッチング
の面内での分布に不均一が生じ易くなり、陽極酸化膜の
みならず、下層配線までエッチングされ、導通がとれな
い状態になるからである。
ガレジストを用いて、陽極酸化膜を形成している。その
理由は以下の通りである。ゴム系ネガレジストの代わり
に、ポジレジストおよびゴム系以外の主成分からなるネ
ガレジストを用いた場合には、ポジレストおよびゴム系
以外の主成分からなるネガレジストの密着性および耐電
圧が低いため、陽極酸化処理中に剥がれてしまう虞があ
るからである。また、下層配線の全面を陽極酸化処理し
た後、陽極酸化膜上にレジストを塗布して、ドライエッ
チングなどによりスルーホールを開け、導通部を設けた
場合には、下層配線と陽極酸化膜とにおいて、選択エッ
チングを行っても、選択性を実現することが困難であ
る。特に、集積規模が大きくなるにつれて、エッチング
の面内での分布に不均一が生じ易くなり、陽極酸化膜の
みならず、下層配線までエッチングされ、導通がとれな
い状態になるからである。
【0023】(実施例2)図4に本発明の他の実施例で
ある論理・駆動回路の縦断面図を示す。この回路では、
陽極酸化膜23の上に、さらに、絶縁膜24が形成されてい
る。
ある論理・駆動回路の縦断面図を示す。この回路では、
陽極酸化膜23の上に、さらに、絶縁膜24が形成されてい
る。
【0024】この回路の作製は、陽極酸化膜23を形成し
た後、導通部17となる部分を除く基板20全面に、SiN
xからなる厚さ2000オングストローム〜3500オングスト
ロームの絶縁膜24をCVD、スパッタなどにより形成
し、フォトリソグラフィーによりパターニングし、エッ
チングにより絶縁膜24に導通部17を設ける。以下の工程
は、実施例1と同様にして作製することができる。
た後、導通部17となる部分を除く基板20全面に、SiN
xからなる厚さ2000オングストローム〜3500オングスト
ロームの絶縁膜24をCVD、スパッタなどにより形成
し、フォトリソグラフィーによりパターニングし、エッ
チングにより絶縁膜24に導通部17を設ける。以下の工程
は、実施例1と同様にして作製することができる。
【0025】実施例2では、絶縁膜24が設けられてお
り、この絶縁膜24は冗長構造としても用いることができ
るので、さらに歩溜りよく製造することができる。
り、この絶縁膜24は冗長構造としても用いることができ
るので、さらに歩溜りよく製造することができる。
【0026】また、絶縁膜24としては、SiOx、Ta
2O5、Al2O3、TiO2、Y2O3、その他の酸化物ま
たは窒化物からなる絶縁膜を用いてもよいが、下層配線
22との間に十分なエッチング選択比がとれる材料で形成
することが好ましい。また、膜厚は1500オングストロー
ム〜6000オングストロームであるのが好ましい。
2O5、Al2O3、TiO2、Y2O3、その他の酸化物ま
たは窒化物からなる絶縁膜を用いてもよいが、下層配線
22との間に十分なエッチング選択比がとれる材料で形成
することが好ましい。また、膜厚は1500オングストロー
ム〜6000オングストロームであるのが好ましい。
【0027】上記の実施例では、アクティブマトリクス
基板に接続される、基本的なインバータ回路について説
明したが、本発明はこれに限らず、表示装置や大規模集
積回路を構成する論理・駆動回路にも適用可能である。
基板に接続される、基本的なインバータ回路について説
明したが、本発明はこれに限らず、表示装置や大規模集
積回路を構成する論理・駆動回路にも適用可能である。
【0028】
【発明の効果】以上のように、本発明によれば、第1の
配線の上の絶縁膜を弾然の虞れなく形成でき、また第1
の配線において、リークの発生を防止できる。よって、
信頼性の高い論理・駆動回路を歩留りよく製造すること
ができる。
配線の上の絶縁膜を弾然の虞れなく形成でき、また第1
の配線において、リークの発生を防止できる。よって、
信頼性の高い論理・駆動回路を歩留りよく製造すること
ができる。
【図1】図2のA−A´線による断面図である。
【図2】本発明の一実施例である論理・駆動回路の平面
図である。
図である。
【図3】本発明の論理・駆動回路の製造工程図である。
【図4】本発明の他の実施例である論理・駆動回路の縦
断面図である。
断面図である。
【図5】TFTをアクティブ素子として用いた場合のア
クティブマトリクス基板の等価回路の図である。
クティブマトリクス基板の等価回路の図である。
【図6】論理・駆動回路を構成する基本的なTFT2段
インバータ回路の図である。
インバータ回路の図である。
【図7】図8のA−A´線による断面図である。
【図8】従来の論理・駆動回路の平面図である。
11 TFT 12 信号入力端子 13 信号出力端子 17 導通部 22 下層配線 23 陽極酸化膜 24 絶縁膜 26 上層配線 27 ゲート電極 25a ネガレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平田 貢祥 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 藤原 正樹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 宮後 誠 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (3)
- 【請求項1】 基板上に第1の配線が形成され、該第1
の配線の複数箇所の上を通り第2の配線が形成されてい
ると共に、該第1、第2の配線が重なる重畳部の一部に
は、両配線間に陽極酸化膜を介して薄膜トランジスタが
形成され、かつ、残りの重畳部には、該陽極酸化膜の形
成を省略して両配線を導通させる導通部が形成された論
理・駆動回路。 - 【請求項2】 基板上に第1の配線が形成され、該第1
の配線の複数箇所の上を通り第2の配線が形成されてい
ると共に、該第1、第2の配線が重なる重畳部の一部に
は、両配線間に陽極酸化膜を介して薄膜トランジスタが
形成され、かつ、残りの重畳部には、該陽極酸化膜の形
成を省略して両配線を導通させる導通部が形成された論
理・駆動回路の製造方法であって、 基板上に形成された第1の配線の該導通部をゴム系ネガ
レジストを用いて被覆する工程と、 該第1の配線の非被覆部分を陽極酸化して陽極酸化膜を
形成する工程と、 該ネガレジストを除去して該第2の配線を形成する工程
と、 を含む論理・駆動回路の製造方法。 - 【請求項3】 前記ネガレジストにポリイソプレン系ま
たは環化ポリブタジエン系のゴムを主成分とするものを
使用する請求項2記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23394792A JPH0682823A (ja) | 1992-09-01 | 1992-09-01 | 論理・駆動回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23394792A JPH0682823A (ja) | 1992-09-01 | 1992-09-01 | 論理・駆動回路およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0682823A true JPH0682823A (ja) | 1994-03-25 |
Family
ID=16963117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23394792A Withdrawn JPH0682823A (ja) | 1992-09-01 | 1992-09-01 | 論理・駆動回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682823A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082507A (ja) * | 2008-10-03 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US10916665B2 (en) | 2012-03-20 | 2021-02-09 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with an integrated coil |
| JP2022179580A (ja) * | 2014-05-29 | 2022-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11828819B2 (en) | 2012-03-20 | 2023-11-28 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
-
1992
- 1992-09-01 JP JP23394792A patent/JPH0682823A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014082507A (ja) * | 2008-10-03 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8907335B2 (en) | 2008-10-03 | 2014-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US9589988B2 (en) | 2008-10-03 | 2017-03-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US10916665B2 (en) | 2012-03-20 | 2021-02-09 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with an integrated coil |
| US11444209B2 (en) | 2012-03-20 | 2022-09-13 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with an integrated coil enclosed with a semiconductor die by a mold material |
| US11677032B2 (en) | 2012-03-20 | 2023-06-13 | Allegro Microsystems, Llc | Sensor integrated circuit with integrated coil and element in central region of mold material |
| US11828819B2 (en) | 2012-03-20 | 2023-11-28 | Allegro Microsystems, Llc | Magnetic field sensor integrated circuit with integral ferromagnetic material |
| US11961920B2 (en) | 2012-03-20 | 2024-04-16 | Allegro Microsystems, Llc | Integrated circuit package with magnet having a channel |
| JP2022179580A (ja) * | 2014-05-29 | 2022-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
| US7352004B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JPH061314B2 (ja) | 薄膜トランジスタアレイ | |
| JPH06188419A (ja) | 薄膜トランジスタの製造方法 | |
| KR950008931B1 (ko) | 표시패널의 제조방법 | |
| JPH1117188A (ja) | アクティブマトリクス基板 | |
| KR930005549B1 (ko) | 표시패널 및 그의 제조방법 | |
| JPH04257826A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH07318975A (ja) | 液晶表示装置 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH06102528A (ja) | 薄膜トランジスタマトリックスの製造方法 | |
| JPH01185522A (ja) | 表示装置駆動用基板 | |
| JPH03249735A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JP3547063B2 (ja) | アクティブマトリクス型液晶表示装置の製造方法 | |
| JP2002124680A (ja) | アレイ基板及びその製造方法 | |
| JP3076483B2 (ja) | 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法 | |
| JPH0815733A (ja) | 薄膜トランジスタパネルとその製造方法 | |
| JPH0340511B2 (ja) | ||
| JP2911347B2 (ja) | 液晶表示装置の製造方法 | |
| JPH0457114B2 (ja) | ||
| JPH07325321A (ja) | 液晶表示装置の製造方法 | |
| JPH06252171A (ja) | アクティブマトリクスパネルの製造方法 | |
| JP3044771B2 (ja) | マトリクス基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |