JPH0683055B2 - レベル・シフタ−回路 - Google Patents
レベル・シフタ−回路Info
- Publication number
- JPH0683055B2 JPH0683055B2 JP61043105A JP4310586A JPH0683055B2 JP H0683055 B2 JPH0683055 B2 JP H0683055B2 JP 61043105 A JP61043105 A JP 61043105A JP 4310586 A JP4310586 A JP 4310586A JP H0683055 B2 JPH0683055 B2 JP H0683055B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverting circuit
- output
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、集積回路上に形成されるレベル・シフター回
路に関し、特に、RAM等のセンスアンプとして用いる相
補型絶縁ゲート電界効果トランジスタ（以下CMOSと称す
る）の差動増幅器の出力を入力とするレベル・シフター
回路に関する。
路に関し、特に、RAM等のセンスアンプとして用いる相
補型絶縁ゲート電界効果トランジスタ（以下CMOSと称す
る）の差動増幅器の出力を入力とするレベル・シフター
回路に関する。
従来、この種のレベル・シフター回路は、CMOS構成の差
動増幅器の出力を受けるレベル・シフター回路として用
いられる。従来の回路を第３図に示し、第４図にその動
作波形を示す。第３図中のＮチャンネル絶縁ゲート電界
効果トランジスタ（以下MOSトランジスタと称する）M15
のゲート信号を、ＰチャンネルMOSトランジスタM14とＮ
チャンネルMOSトランジスタM13との間で電流を流す事に
よって定まるM13のゲート電位として、トランジスタM15
を定電源に近い負荷トランジスタとしている。Ｐチャン
ネルMOSトランジスタM16を駆動用トランジスタとして、
そのゲートに入力信号Ｄを与えて、レシオ型反転回路を
つくっている。このとき、入力信号Ｄのロウレベルに対
して、出力Ｆが充分なハイレベルになるようにトランジ
スタM15,M16のgm比を設定している。入力信号Ｄのロウ
レベルは接地電位に達している。
動増幅器の出力を受けるレベル・シフター回路として用
いられる。従来の回路を第３図に示し、第４図にその動
作波形を示す。第３図中のＮチャンネル絶縁ゲート電界
効果トランジスタ（以下MOSトランジスタと称する）M15
のゲート信号を、ＰチャンネルMOSトランジスタM14とＮ
チャンネルMOSトランジスタM13との間で電流を流す事に
よって定まるM13のゲート電位として、トランジスタM15
を定電源に近い負荷トランジスタとしている。Ｐチャン
ネルMOSトランジスタM16を駆動用トランジスタとして、
そのゲートに入力信号Ｄを与えて、レシオ型反転回路を
つくっている。このとき、入力信号Ｄのロウレベルに対
して、出力Ｆが充分なハイレベルになるようにトランジ
スタM15,M16のgm比を設定している。入力信号Ｄのロウ
レベルは接地電位に達している。
上述したレベル・シフター回路は、第４図に示した動作
波形に示す如く、MOSトランジスタM15,M16によって構成
される反転回路がレシオ型である為、ＮチャンネルMOS
トランジスタM15の電流能力に比してＰチャンネルMOSト
ランジスタM16の電流能力が数倍上としているので、入
力信号Ｄがハイレベルからロウレベルとなり反転回路の
出力Ｆがロウレベルからハイレベルとなるときは、電流
能力の大きなトランジスタM16がオンする為、その変化
は速いが、逆に入力がロウレベルからハイレベルとなり
出力Ｆがハイレベルからロウレベルとなるときは、負荷
電流の小さなトランジスタM15の電流によるので、その
変化は、前者に比して数倍遅くなってしまうという欠点
を有していた。
波形に示す如く、MOSトランジスタM15,M16によって構成
される反転回路がレシオ型である為、ＮチャンネルMOS
トランジスタM15の電流能力に比してＰチャンネルMOSト
ランジスタM16の電流能力が数倍上としているので、入
力信号Ｄがハイレベルからロウレベルとなり反転回路の
出力Ｆがロウレベルからハイレベルとなるときは、電流
能力の大きなトランジスタM16がオンする為、その変化
は速いが、逆に入力がロウレベルからハイレベルとなり
出力Ｆがハイレベルからロウレベルとなるときは、負荷
電流の小さなトランジスタM15の電流によるので、その
変化は、前者に比して数倍遅くなってしまうという欠点
を有していた。
本発明は、ソースを第１の電源に接続した第１導電型の
第１の絶縁ゲート電界効果トランジスタを負荷トランジ
スタとし、前記第１導電型とは逆導電型である第２層電
型でソースを第２の電源に接続した第２の絶縁ゲート電
界効果トランジスタを駆動トランジスタとし、前記駆動
用トランジスタのゲートに入力信号を入力する第１の反
転回路と、前記第１の反転回路と同様の構成で、前記入
力信号とは逆相の入力信号を入力する第２の反転回路と
を具備するレベル・シフター回路において、前記第１の
反転回路の出力を入力とする第３の反転回路と、前記第
３の反転回路の出力を入力とする第４の反転回路とを具
備し、前記第４の反転回路の出力をゲート入力する前記
第１導電型の第３の絶縁ゲート電界効果トランジスタ
と、前記第２の反転回路の出力をゲート入力とする前記
第１導電型の第４の絶縁ゲート電界効果トランジスタを
直列接続した直列接続回路の一端を前記第１の反転回路
の出力端に接続し前記直列接続回路の他端を前記第１の
電位に接続したことを特徴とするものである。
第１の絶縁ゲート電界効果トランジスタを負荷トランジ
スタとし、前記第１導電型とは逆導電型である第２層電
型でソースを第２の電源に接続した第２の絶縁ゲート電
界効果トランジスタを駆動トランジスタとし、前記駆動
用トランジスタのゲートに入力信号を入力する第１の反
転回路と、前記第１の反転回路と同様の構成で、前記入
力信号とは逆相の入力信号を入力する第２の反転回路と
を具備するレベル・シフター回路において、前記第１の
反転回路の出力を入力とする第３の反転回路と、前記第
３の反転回路の出力を入力とする第４の反転回路とを具
備し、前記第４の反転回路の出力をゲート入力する前記
第１導電型の第３の絶縁ゲート電界効果トランジスタ
と、前記第２の反転回路の出力をゲート入力とする前記
第１導電型の第４の絶縁ゲート電界効果トランジスタを
直列接続した直列接続回路の一端を前記第１の反転回路
の出力端に接続し前記直列接続回路の他端を前記第１の
電位に接続したことを特徴とするものである。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の回路図である。
この回路は特に差動増幅器の出力を受けるレベル・シフ
ター回路であり、入力信号Ｄをゲート入力とする駆動用
ＰチャンネルMOSトランジスタM6と、ＮチャンネルMOSト
ランジスタM1,PチャンネルMOSトランジスタM2による所
定のゲート電位を与えられた負荷トランジスタM5とよる
レシオ型反転回路（以下、反転回路と記す）と、同様に
ＮチャンネルMOSトランジスタM3,PチャンネルMOSトラン
ジスタM4で構成され、前述した入力信号Ｄとは逆相であ
るもう一方の差動増幅器から出力される入力信号を入
力とする反転回路を用いている。トランジスタM5,M6の
反転回路の出力を入力とするＮチャンネルMOSトランジ
スタM9,PチャンネルMOSトランジスタM10による通常CMOS
構成の反転回路と、その出力を入力とし、同様にM11,M1
2による通常CMOS構成反転回路を用い、後者の出力をゲ
ート入力とするＮチャンネルMOSトランジスタM8と、ト
ランジスタM3,M4の反転回路の出力をゲート入力とする
ＮチャンネルMOSトランジスタM7とを直列接続し、トラ
ンジスタM7のソースを接地電位とし、トランジスタM8の
ドレインを節点Ｂに接続する。
ター回路であり、入力信号Ｄをゲート入力とする駆動用
ＰチャンネルMOSトランジスタM6と、ＮチャンネルMOSト
ランジスタM1,PチャンネルMOSトランジスタM2による所
定のゲート電位を与えられた負荷トランジスタM5とよる
レシオ型反転回路（以下、反転回路と記す）と、同様に
ＮチャンネルMOSトランジスタM3,PチャンネルMOSトラン
ジスタM4で構成され、前述した入力信号Ｄとは逆相であ
るもう一方の差動増幅器から出力される入力信号を入
力とする反転回路を用いている。トランジスタM5,M6の
反転回路の出力を入力とするＮチャンネルMOSトランジ
スタM9,PチャンネルMOSトランジスタM10による通常CMOS
構成の反転回路と、その出力を入力とし、同様にM11,M1
2による通常CMOS構成反転回路を用い、後者の出力をゲ
ート入力とするＮチャンネルMOSトランジスタM8と、ト
ランジスタM3,M4の反転回路の出力をゲート入力とする
ＮチャンネルMOSトランジスタM7とを直列接続し、トラ
ンジスタM7のソースを接地電位とし、トランジスタM8の
ドレインを節点Ｂに接続する。
この回路の動作を第２図を用いて説明する。入力信号Ｄ
がロウレベルでがハイレベルであるとき、節点Ｂはハ
イレベル、節点Ｃはロウレベル、節点Ａはロウレベル、
節点Ｅはハイレベルである。従って、M7,M8の直列接続
部は、M7のゲート入力がロウレベルでオフしているの
で、節点Ｂからの接地電位（以下GNDと記す）への導通
経路は負荷トランジスタM5のみである。
がロウレベルでがハイレベルであるとき、節点Ｂはハ
イレベル、節点Ｃはロウレベル、節点Ａはロウレベル、
節点Ｅはハイレベルである。従って、M7,M8の直列接続
部は、M7のゲート入力がロウレベルでオフしているの
で、節点Ｂからの接地電位（以下GNDと記す）への導通
経路は負荷トランジスタM5のみである。
次に入力信号Ｄがロウレベルからハイレベルへ、信号
がハイレベルからロウレベルへ変化すると、節点Ｂのロ
ウレベルへの変化は初期的にはM5のみにより変化する
為、遅いが、節点Ａが、ロウレベルからハイレベルへと
変化するのが速い為、これをゲート入力をするＮチャン
ネルMOSトランジスタM7がオンし、そのとき、節点Ｅは
まだハイレベルである為M8もオンしており、M7,M8によ
るGNDへの導通経路がつくられ、節点Ｂの位置をロウレ
ベルにするのを助けられるので、従来の回路の動作波形
第４図のＦの波形と比して速くなる。
がハイレベルからロウレベルへ変化すると、節点Ｂのロ
ウレベルへの変化は初期的にはM5のみにより変化する
為、遅いが、節点Ａが、ロウレベルからハイレベルへと
変化するのが速い為、これをゲート入力をするＮチャン
ネルMOSトランジスタM7がオンし、そのとき、節点Ｅは
まだハイレベルである為M8もオンしており、M7,M8によ
るGNDへの導通経路がつくられ、節点Ｂの位置をロウレ
ベルにするのを助けられるので、従来の回路の動作波形
第４図のＦの波形と比して速くなる。
また、M9、M10による反転回路の入力である節点Ｂの電
位をロウレベルと感知すると、その出力が変化し、それ
に従って、M11,M12の反転回路の出力Ｅもロウレベルと
なる為、M7はオフして、GNDの導通経路がなくなり、M5
の負荷トランジスタのみが接地電位への導通経路となる
ので、M7,M8により、M5,M6の反転回路の入力論理閾値が
低くなりすぎる事はない。
位をロウレベルと感知すると、その出力が変化し、それ
に従って、M11,M12の反転回路の出力Ｅもロウレベルと
なる為、M7はオフして、GNDの導通経路がなくなり、M5
の負荷トランジスタのみが接地電位への導通経路となる
ので、M7,M8により、M5,M6の反転回路の入力論理閾値が
低くなりすぎる事はない。
次に、入力信号Ｄがハイレベルからロウレベルへ、信号
がロウレベルからハイレベルへ変化するときは、節点
Ｅがロウレベルで、これをゲート入力とするＮチャンネ
ルMOSトランジスタM8はオフしており、負荷トランジス
タM5と、駆動用トランジスタM6との間のレシオで節点Ｂ
の電位は決定されるので、節点Ｂのロウレベルからハイ
レベルへの変化は従来と同じく速い。
がロウレベルからハイレベルへ変化するときは、節点
Ｅがロウレベルで、これをゲート入力とするＮチャンネ
ルMOSトランジスタM8はオフしており、負荷トランジス
タM5と、駆動用トランジスタM6との間のレシオで節点Ｂ
の電位は決定されるので、節点Ｂのロウレベルからハイ
レベルへの変化は従来と同じく速い。
〔発明の効果〕 以上説明したように本発明は、入力信号がロウレベルか
らハイレベルへと変化するときに一時的にGNDへの導通
経路を一時的に設け、出力がハイレベルからロウレベル
へと変化するのを速くする事ができる効果がある。
らハイレベルへと変化するときに一時的にGNDへの導通
経路を一時的に設け、出力がハイレベルからロウレベル
へと変化するのを速くする事ができる効果がある。
第１図は本発明の一実施例の回路図、第２図は第１図の
レベル・シフター回路の動作を示す波形図、第３図は従
来のレベル・シフター回路の回路図、第４図は第３図の
レベル・シフター回路の動作を示す波形図である。 M1,M3,M5,M7,M8,M9,M11……ＮャンネルMOSトランジス
タ、M2,M4,M6,M10,M12……ＰチャンネルMOSトランジス
タ、Ｄ……入力信号。
レベル・シフター回路の動作を示す波形図、第３図は従
来のレベル・シフター回路の回路図、第４図は第３図の
レベル・シフター回路の動作を示す波形図である。 M1,M3,M5,M7,M8,M9,M11……ＮャンネルMOSトランジス
タ、M2,M4,M6,M10,M12……ＰチャンネルMOSトランジス
タ、Ｄ……入力信号。
Claims (1)
- 【請求項１】ソースを第１の電源に接続した第１導電型
の第１の絶縁ゲート電界効果トランジスタを負荷トラン
ジスタとし、前記第１導電型とは逆導電型である第２導
電型でソースを第２の電源に接続した第２の絶縁ゲート
電界効果トランジスタを駆動トランジスタとし、前記駆
動用トランジスタのゲートに入力信号を入力する第１の
反転回路と、前記第１の反転回路と同様の構成で、前記
入力信号とは逆相の入力信号を入力する第２の反転回路
とを具備するレベル・シフター回路において、前記第１
の反転回路の出力を入力とする第３の反転回路と、前記
第３の反転回路の出力を入力とする第４の反転回路とを
具備し、前記第４の反転回路の出力をゲート入力する前
記第１の導電型の第３の絶縁ゲート電界効果トランジス
タと、前記第２の反転回路の出力をゲート入力とする前
記第１導電型の第４の絶縁ゲート電界効果トランジスタ
を直列接続した直列接続回路の一端を前記第１の反転回
路の出力端に接続し前記直列接続回路の他端を前記第１
の電位に接続したことを特徴とするレベル・シフター回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043105A JPH0683055B2 (ja) | 1986-02-27 | 1986-02-27 | レベル・シフタ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043105A JPH0683055B2 (ja) | 1986-02-27 | 1986-02-27 | レベル・シフタ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62200816A JPS62200816A (ja) | 1987-09-04 |
| JPH0683055B2 true JPH0683055B2 (ja) | 1994-10-19 |
Family
ID=12654555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61043105A Expired - Lifetime JPH0683055B2 (ja) | 1986-02-27 | 1986-02-27 | レベル・シフタ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683055B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648725A (en) * | 1979-09-28 | 1981-05-02 | Seiko Epson Corp | Mosfet circuit |
-
1986
- 1986-02-27 JP JP61043105A patent/JPH0683055B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62200816A (ja) | 1987-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0750556A (ja) | フリップフロップ型増幅回路 | |
| JP2968826B2 (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| JP2591981B2 (ja) | アナログ電圧比較器 | |
| JPH02168706A (ja) | 差動増幅回路 | |
| JPH0683055B2 (ja) | レベル・シフタ−回路 | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JPH06268456A (ja) | 差動増幅器 | |
| JPH0344692B2 (ja) | ||
| JP2803448B2 (ja) | 出力回路 | |
| JPH066623Y2 (ja) | シユミツト回路 | |
| JPH0666656B2 (ja) | シユミツトトリガ回路 | |
| JPH0575205B2 (ja) | ||
| JPH0514172A (ja) | 入力回路 | |
| JP2947042B2 (ja) | 低位相差差動バッファ | |
| JP2529305B2 (ja) | 中間レベル設定回路 | |
| JP2001141761A (ja) | 電圧検出回路 | |
| JPS63215220A (ja) | プリドライバ−回路 | |
| JPS598912B2 (ja) | 論理信号増幅回路 | |
| JPH0314313A (ja) | 微分回路 | |
| JPS61214817A (ja) | Ｃｍｏｓ集積回路 | |
| JP3071034B2 (ja) | 出力バッファ回路 | |
| JPH0152928B2 (ja) | ||
| JPH0636317B2 (ja) | 差動増幅器 | |
| JPH07283717A (ja) | Ｃｍｏｓインバータ回路の貫通電流防止回路 | |
| JPS639404B2 (ja) |