JPH0683152B2 - マルチパス検出回路 - Google Patents
マルチパス検出回路Info
- Publication number
- JPH0683152B2 JPH0683152B2 JP63245012A JP24501288A JPH0683152B2 JP H0683152 B2 JPH0683152 B2 JP H0683152B2 JP 63245012 A JP63245012 A JP 63245012A JP 24501288 A JP24501288 A JP 24501288A JP H0683152 B2 JPH0683152 B2 JP H0683152B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- level
- control signal
- pass filter
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Circuits Of Receivers In General (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチパス検出回路に関し、特に主として車載
に供されるFMラジオ受信機等のマルチパス検出回路に関
する。
に供されるFMラジオ受信機等のマルチパス検出回路に関
する。
従来、この種のマルチパス検出回路は、中間周波信号を
整流してなる信号強度検出信号の交流成分をさらに増
幅，整流することにより、マルチパス妨害の有無を検出
する検出信号を発生していた。
整流してなる信号強度検出信号の交流成分をさらに増
幅，整流することにより、マルチパス妨害の有無を検出
する検出信号を発生していた。
上述した従来のマルチパス検出回路は、中間周波信号を
整流してこの交流成分をさらに増幅，整流し検出信号と
して出力する構成となっているので、弱電界において
は、この交流成分が所望のマルチパス妨害による成分で
はなく、ホワイトノイズが支配的となる。この結果、こ
の検出信号によってFMラジオ受信機の各種コントロール
を行なうと色々な不都合が生ずるという欠点がある。
整流してこの交流成分をさらに増幅，整流し検出信号と
して出力する構成となっているので、弱電界において
は、この交流成分が所望のマルチパス妨害による成分で
はなく、ホワイトノイズが支配的となる。この結果、こ
の検出信号によってFMラジオ受信機の各種コントロール
を行なうと色々な不都合が生ずるという欠点がある。
例えば、この検出信号でステレオ復調器の分離度調整を
自動的に制御する場合には、本来のマルチパス妨害によ
って生ずる交流成分と、ホワイトノイズによって生ずる
交流成分との区別がつかない為、中電界以上の信号レベ
ルのときであって、しかもマルチパス妨害が発生した場
合だけ前記分離度を低下させて音声信号のSN比を向上さ
せようとしても、前述のように、ホワイトノイズによっ
てマルチパス妨害がなくても弱電界で同様に期待しない
分離度低下を招くという不都合が生ずる。
自動的に制御する場合には、本来のマルチパス妨害によ
って生ずる交流成分と、ホワイトノイズによって生ずる
交流成分との区別がつかない為、中電界以上の信号レベ
ルのときであって、しかもマルチパス妨害が発生した場
合だけ前記分離度を低下させて音声信号のSN比を向上さ
せようとしても、前述のように、ホワイトノイズによっ
てマルチパス妨害がなくても弱電界で同様に期待しない
分離度低下を招くという不都合が生ずる。
本発明の目的は、ホワイトノイズの影響を受けることな
く適確にマルチパス妨害を検出することができ、検出信
号により制御される機能に不都合が発生しないマルチパ
ス検出回路を提供することにある。
く適確にマルチパス妨害を検出することができ、検出信
号により制御される機能に不都合が発生しないマルチパ
ス検出回路を提供することにある。
本発明のマルチパス検出回路は、第１の入力端にパイロ
ット信号を含むコンポジット信号を入力し第２の入力端
に分周信号を入力してこれら信号の位相比較をする位相
比較器と、この位相比較器の出力信号の高周波成分を除
去する低域フィルタと、この低域フィルタの出力電圧に
応じて所定の周波数で発振する電圧制御発振器と、この
電圧制御発振器の出力信号を分周して前記分周信号を出
力する分周器とを備え、前記パイロット信号が所定のレ
ベルより大きいときにこのパイロット信号にロック状態
となるPLL回路と、このPLL回路がロック状態及び非ロッ
ク状態にあるときにそれぞれ対応して第１及び第２のレ
ベルの制御信号を出力する制御信号発生部と、前記制御
信号が第１のレベルにあるとき動作状態となり前記低域
フィルタの出力電圧を増幅して整流し検出信号を出力
し、前記制御信号が第２のレベルにあるとき非動作状態
となる検出部とを有している。
ット信号を含むコンポジット信号を入力し第２の入力端
に分周信号を入力してこれら信号の位相比較をする位相
比較器と、この位相比較器の出力信号の高周波成分を除
去する低域フィルタと、この低域フィルタの出力電圧に
応じて所定の周波数で発振する電圧制御発振器と、この
電圧制御発振器の出力信号を分周して前記分周信号を出
力する分周器とを備え、前記パイロット信号が所定のレ
ベルより大きいときにこのパイロット信号にロック状態
となるPLL回路と、このPLL回路がロック状態及び非ロッ
ク状態にあるときにそれぞれ対応して第１及び第２のレ
ベルの制御信号を出力する制御信号発生部と、前記制御
信号が第１のレベルにあるとき動作状態となり前記低域
フィルタの出力電圧を増幅して整流し検出信号を出力
し、前記制御信号が第２のレベルにあるとき非動作状態
となる検出部とを有している。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すブロック図である。
PLL回路１は、第１の入力端にパイロット信号を含むコ
ンポジット信号INを入力し第２の入力端に第２の分周信
号V2を入力してこれら信号の位相比較をする位相比較器
11と、この位相比較器11の出力信号の高周波成分を除去
する低域フィルタ12と、この低域フィルタの電圧を増幅
する増幅器13と、この増幅器13の出力電圧に応じた周波
数で発振する電圧制御発振器14と、この電圧制御発振器
14の出力信号を分周し第１の分周信号V1を出力する第１
の分周器15と、この第１の分周信号V1を更に分周し第２
の分周信号V2を出力する第２の分周器16とを備え、コン
ポジット信号INのパイロット信号が所定のレベルより大
きいときにこのパイロット信号にロック状態となる。
ンポジット信号INを入力し第２の入力端に第２の分周信
号V2を入力してこれら信号の位相比較をする位相比較器
11と、この位相比較器11の出力信号の高周波成分を除去
する低域フィルタ12と、この低域フィルタの電圧を増幅
する増幅器13と、この増幅器13の出力電圧に応じた周波
数で発振する電圧制御発振器14と、この電圧制御発振器
14の出力信号を分周し第１の分周信号V1を出力する第１
の分周器15と、この第１の分周信号V1を更に分周し第２
の分周信号V2を出力する第２の分周器16とを備え、コン
ポジット信号INのパイロット信号が所定のレベルより大
きいときにこのパイロット信号にロック状態となる。
制御信号発生部２は、第１の入力端にコンポジット信号
INを入力し、第２の入力端に第２の分周信号V2と位相が
90゜異なる第１の分周信号V1を入力して同期検波する同
期検波器21を備え、PLL回路１がロック状態にあるとき
第１のレベル，非ロック状態にあるとき第２のレベルの
制御信号VCを出力する。
INを入力し、第２の入力端に第２の分周信号V2と位相が
90゜異なる第１の分周信号V1を入力して同期検波する同
期検波器21を備え、PLL回路１がロック状態にあるとき
第１のレベル，非ロック状態にあるとき第２のレベルの
制御信号VCを出力する。
検出部３は、増幅器31と、この増幅器31の出力信号を整
流する整流回路32とを備え、制御信号VCが第１のレベル
のとき動作状態となり、低域フィルタ12の出力電圧を増
幅，整流して検出信号VDを出力し、制御信号VCが第２の
レベルのとき非動作状態となる。
流する整流回路32とを備え、制御信号VCが第１のレベル
のとき動作状態となり、低域フィルタ12の出力電圧を増
幅，整流して検出信号VDを出力し、制御信号VCが第２の
レベルのとき非動作状態となる。
マルチパス妨害がない状態にあり、かつパイロット信号
が所定のレベル以上ある状態においては、パイロット信
号と第２の分周信号V2とは一定の関係を保ってロックし
ており、従って低域フイルタ12の出力電圧は零レベルと
なり、かつ同期検波器21に所定のレベルの出力電圧
（VC）が発生するので検出部３は動作状態となり、検出
部３から出力される検出信号VDも零レベルとなる。
が所定のレベル以上ある状態においては、パイロット信
号と第２の分周信号V2とは一定の関係を保ってロックし
ており、従って低域フイルタ12の出力電圧は零レベルと
なり、かつ同期検波器21に所定のレベルの出力電圧
（VC）が発生するので検出部３は動作状態となり、検出
部３から出力される検出信号VDも零レベルとなる。
また、マルチパス妨害が有る状態でかつパイロット信号
が所定のレベル以上にある状態では、パイロット信号は
位相変調を受けた状態となっており、低域フィルタ12の
出力電圧は零レベルから変化した値となってロックして
いる。従って同期検波器21から所定のレベルの出力電圧
（VD）が検出部３に供給されて検出器３は動作状態とな
り、検出部３から出力される検出信号VDは零レベルから
変化した値となり、マルチパス妨害が有ることを検出で
きる。
が所定のレベル以上にある状態では、パイロット信号は
位相変調を受けた状態となっており、低域フィルタ12の
出力電圧は零レベルから変化した値となってロックして
いる。従って同期検波器21から所定のレベルの出力電圧
（VD）が検出部３に供給されて検出器３は動作状態とな
り、検出部３から出力される検出信号VDは零レベルから
変化した値となり、マルチパス妨害が有ることを検出で
きる。
一方、パイロット信号が所定のレベルより小さい弱電界
の状態では、PLL回路１は非ロック状態となるので、同
器検波器21の出力電圧（VC）は低く、検出部３を動作さ
せることができない。従って、従来のような弱電界にお
けるホワイトノイズによるマルチパス妨害の誤検出を防
止することができる。
の状態では、PLL回路１は非ロック状態となるので、同
器検波器21の出力電圧（VC）は低く、検出部３を動作さ
せることができない。従って、従来のような弱電界にお
けるホワイトノイズによるマルチパス妨害の誤検出を防
止することができる。
以上説明したように本発明は、パイロット信号が所定の
レベルより大きいときにはこのパイロット信号にロック
するPLL回路を設け、このPLL回路がロック状態のときの
みこのPLL回路の低域フィルタの出力電圧を増幅して整
流し検出信号を出力する構成とすることにより、弱電界
におけるホワイトノイズの影響を受けることなく適確に
マルチパス妨害を検出することができ、従って検出信号
により制御される機能に不都合が発生しないようにする
ことができる効果がある。
レベルより大きいときにはこのパイロット信号にロック
するPLL回路を設け、このPLL回路がロック状態のときの
みこのPLL回路の低域フィルタの出力電圧を増幅して整
流し検出信号を出力する構成とすることにより、弱電界
におけるホワイトノイズの影響を受けることなく適確に
マルチパス妨害を検出することができ、従って検出信号
により制御される機能に不都合が発生しないようにする
ことができる効果がある。
第１図は本発明の一実施例を示すブロック図である。 １……PLL回路、２……制御信号発生部、３……検出
部、11……位相比較器、12……低域フィルタ、13……増
幅器、14……電圧制御発振器、15,16……分周器、21…
…周期検波器、31……増幅器、32……整流回路。
部、11……位相比較器、12……低域フィルタ、13……増
幅器、14……電圧制御発振器、15,16……分周器、21…
…周期検波器、31……増幅器、32……整流回路。
Claims (1)
- 【請求項１】第１の入力端にパイロット信号を含むコン
ポジット信号を入力し第２の入力端に分周信号を入力し
てこれら信号の位相比較をする位相比較器と、この位相
比較器の出力信号の高周波成分を除去する低域フィルタ
と、この低域フィルタの出力電圧に応じて所定の周波数
で発振する電圧制御発振器と、この電圧制御発振器の出
力信号を分周して前記分周信号を出力する分周器とを備
え、前記パイロット信号が所定のレベルより大きいとき
にこのパイロット信号にロック状態となるPLL回路と、
このPLL回路がロック状態及び非ロック状態にあるとき
にそれぞれ対応して第１及び第２のレベルの制御信号を
出力する制御信号発生部と、前記制御信号が第１のレベ
ルにあるとき動作状態となり前記低域フィルタの出力電
圧を増幅して整流し検出信号を出力し、前記制御信号が
第２のレベルにあるとき非動作状態となる検出部とを有
することを特徴とするマルチパス検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245012A JPH0683152B2 (ja) | 1988-09-28 | 1988-09-28 | マルチパス検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245012A JPH0683152B2 (ja) | 1988-09-28 | 1988-09-28 | マルチパス検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0292033A JPH0292033A (ja) | 1990-03-30 |
| JPH0683152B2 true JPH0683152B2 (ja) | 1994-10-19 |
Family
ID=17127264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63245012A Expired - Lifetime JPH0683152B2 (ja) | 1988-09-28 | 1988-09-28 | マルチパス検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683152B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139632A (ja) * | 1994-11-15 | 1996-05-31 | Uniden Corp | 狭帯域通信装置 |
-
1988
- 1988-09-28 JP JP63245012A patent/JPH0683152B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0292033A (ja) | 1990-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654884A (en) | Radio receiver with switching circuit for elimination of intermodulation interference | |
| US3939425A (en) | Noise-squelching circuit using a phase-locked loop | |
| US4037165A (en) | Synchronous signal generating system with phase-locked loop circuit | |
| EP0398254B1 (en) | FM demodulator | |
| JPH0683152B2 (ja) | マルチパス検出回路 | |
| JPS6223162Y2 (ja) | ||
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| JPH02196526A (ja) | マルチパスによる受信妨害検出回路 | |
| JPS6223161Y2 (ja) | ||
| JPS5850654Y2 (ja) | Ａｍ・ｆｍステレオラジオ受信機 | |
| JPS5915150Y2 (ja) | Ａｍステレオ受信機 | |
| JP3101477B2 (ja) | Ｐｌｌ集積回路 | |
| JP2710461B2 (ja) | ステレオ／ｓａｐ検出回路 | |
| GB2197554A (en) | FM multiplex broadcast receiver | |
| JPH0350451B2 (ja) | ||
| JP2827581B2 (ja) | ディジタル受信機 | |
| US4166925A (en) | FM stereo demodulator | |
| JPS593639Y2 (ja) | Ａｍステレオ受信機 | |
| JP2564615B2 (ja) | Ｆｍ受信機の雑音除去装置 | |
| JPH10276111A (ja) | Ａｆｔ装置 | |
| JP2009124293A (ja) | Ｆｍチューナ | |
| JPS63263926A (ja) | 自動ｉｆ正接ロック制御回路を備えた無線受信機 | |
| JPH065925B2 (ja) | Ｆｍ−ａｍ方式多重放送受信装置におけるパイロツトキヤンセル回路 | |
| JPS61113371A (ja) | Ｆｍ−ａｍ方式多重放送受信装置におけるパイロツトキヤンセル回路 | |
| JPS6159592B2 (ja) |