JPH0683184B2 - 逐次複号装置 - Google Patents
逐次複号装置Info
- Publication number
- JPH0683184B2 JPH0683184B2 JP19672688A JP19672688A JPH0683184B2 JP H0683184 B2 JPH0683184 B2 JP H0683184B2 JP 19672688 A JP19672688 A JP 19672688A JP 19672688 A JP19672688 A JP 19672688A JP H0683184 B2 JPH0683184 B2 JP H0683184B2
- Authority
- JP
- Japan
- Prior art keywords
- decoding
- received signal
- signal
- storage means
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 14
- 101150046378 RAM1 gene Proteins 0.000 description 14
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 102100031584 Cell division cycle-associated 7-like protein Human genes 0.000 description 1
- 101000777638 Homo sapiens Cell division cycle-associated 7-like protein Proteins 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は逐次復号装置に関する。
データの伝送誤りを検出して訂正するために、データを
いくつかの情報シンボルに区切り、誤り訂正符号器で畳
込み符号化し符号シンボルにし、伝送された符号シンボ
ルを誤り訂正復号器（以下復号器という）でファノアル
ゴリズムを用いて逐次復号することが行われている。
いくつかの情報シンボルに区切り、誤り訂正符号器で畳
込み符号化し符号シンボルにし、伝送された符号シンボ
ルを誤り訂正復号器（以下復号器という）でファノアル
ゴリズムを用いて逐次復号することが行われている。
かかる誤り訂正符号器は、状態保持回路と関数発生回路
とを備えている。状態保持回路は、例えばシフトレジス
タで構成され、内部状態を保持し、情報シンボルの入力
によって内部状態を変更する。関数発生器は内部状態を
入力して符号シンボルを発生する。
とを備えている。状態保持回路は、例えばシフトレジス
タで構成され、内部状態を保持し、情報シンボルの入力
によって内部状態を変更する。関数発生器は内部状態を
入力して符号シンボルを発生する。
復号器が１符号シンボルに対応して受取る受取信号（の
硬判定）は、伝送誤りにより、遅られた符号シンボルと
は必ずしも一致しない。
硬判定）は、伝送誤りにより、遅られた符号シンボルと
は必ずしも一致しない。
復号器は、符号シンボル単位に復号を進めるとすると、
対応する誤り訂正符号器と同一の機能を有する回路（以
下符号器複製という）をもっており、１符号シンボルに
対応する受信信号を受取るごとに、可能なすべての情報
シンボルを符号器複製にそれぞれ入力したときの符号器
複製が出力する符号シンボルのそれぞれを受取った受信
信号と比較し、受信信号を最も近い符号シンボルを与え
る情報シンボルを送られた情報シンボルであると推定す
る。近さの尺度として、ファノ尤度と呼ばれる尤度が用
いられる。ファノアルゴリズムでは、基本的には、ファ
ノ尤度の累積尤度が最も大きくなる情報シンボル列を送
られた情報シンボル列であると判定していく。
対応する誤り訂正符号器と同一の機能を有する回路（以
下符号器複製という）をもっており、１符号シンボルに
対応する受信信号を受取るごとに、可能なすべての情報
シンボルを符号器複製にそれぞれ入力したときの符号器
複製が出力する符号シンボルのそれぞれを受取った受信
信号と比較し、受信信号を最も近い符号シンボルを与え
る情報シンボルを送られた情報シンボルであると推定す
る。近さの尺度として、ファノ尤度と呼ばれる尤度が用
いられる。ファノアルゴリズムでは、基本的には、ファ
ノ尤度の累積尤度が最も大きくなる情報シンボル列を送
られた情報シンボル列であると判定していく。
もっとも、伝送誤りが多発すると、間違った情報シンボ
ルを送られた情報シンボルであると判定する可能性があ
る。一旦誤った判定をすると、それ以後の符号器複製の
内部状態が誤り訂正符号器の内部状態と食違い、それ以
後はファノ尤度の大きな情報シンボルを見付けようとし
ても見付けられなくなるので、過去において誤った判定
をしたことが検出できる。誤った判定をしたことを検出
すると、符号器複製の内部状態を過去の状態に戻した
後、過去において選んだ情報シンボルの次にファノ尤度
の大きな情報シンボルを送られた情報シンボルであると
判定して復号をやり直す。ファノ尤度が次に大きな情報
シンボルを見付けようとしても既に探索済みで見付ける
ことができなければ、もう一つ過去の状態に戻って同様
な操作を行う。このように試行錯誤を繰返して復号を行
い、一旦出力した符号結果を後で変更する可能性がある
ので、復号器は、入力した受信信号のバッファおよび復
号結果のバッファを必要とする。
ルを送られた情報シンボルであると判定する可能性があ
る。一旦誤った判定をすると、それ以後の符号器複製の
内部状態が誤り訂正符号器の内部状態と食違い、それ以
後はファノ尤度の大きな情報シンボルを見付けようとし
ても見付けられなくなるので、過去において誤った判定
をしたことが検出できる。誤った判定をしたことを検出
すると、符号器複製の内部状態を過去の状態に戻した
後、過去において選んだ情報シンボルの次にファノ尤度
の大きな情報シンボルを送られた情報シンボルであると
判定して復号をやり直す。ファノ尤度が次に大きな情報
シンボルを見付けようとしても既に探索済みで見付ける
ことができなければ、もう一つ過去の状態に戻って同様
な操作を行う。このように試行錯誤を繰返して復号を行
い、一旦出力した符号結果を後で変更する可能性がある
ので、復号器は、入力した受信信号のバッファおよび復
号結果のバッファを必要とする。
以上説明したファノアルゴリズムは、米国人ファノ（R.
M.Fano）が考案したもので、IEEE Transactions on Inf
ormation Theory,IT−９（1963）（米）p.64−74に記載
されている。また、上記のような誤り訂正符号器および
復号器は、例えば米国人ジョージ・デビット・フォーニ
ィ・ジュニア（George David Forney,Jr.）の米国特許
第3,665,396に記載されている回路で実現できる。
M.Fano）が考案したもので、IEEE Transactions on Inf
ormation Theory,IT−９（1963）（米）p.64−74に記載
されている。また、上記のような誤り訂正符号器および
復号器は、例えば米国人ジョージ・デビット・フォーニ
ィ・ジュニア（George David Forney,Jr.）の米国特許
第3,665,396に記載されている回路で実現できる。
ところで、符号器複製が出力する符号シンボルと受信信
号とを比較するには、受信信号のどこからどこまでが１
符号シンボルに対応するのかを知る必要がある。いいか
えれば、受信信号に符号同期してこの比較を行う必要が
ある。通常、受信信号はこの符号同期のタイミング情報
を同期信号のような単純な形では含んでいないので、従
来の逐次復号装置は、以下説明するように、試行錯誤的
に符号同期を行っている。
号とを比較するには、受信信号のどこからどこまでが１
符号シンボルに対応するのかを知る必要がある。いいか
えれば、受信信号に符号同期してこの比較を行う必要が
ある。通常、受信信号はこの符号同期のタイミング情報
を同期信号のような単純な形では含んでいないので、従
来の逐次復号装置は、以下説明するように、試行錯誤的
に符号同期を行っている。
符号同期が誤っていれば受信信号にきわめて大きい確率
で伝送誤りを含むのと等価であるから、復号が進まず、
受信信号のバッファがオーバーフローする。このオーバ
ーフローによって符号同期が誤っていると判断すると、
符号同期の位相を符号シンボルの１符号ビット分だけず
らし、その後に受信信号のバッファに新しく入力する受
信信号から復号を行う。この符号同期の試行によっても
復号が進まず受信信号のバッファがオーバーフローする
と、同じ試行を再度行う。１符号シンボルがｎビットの
符号ビットから構成されているとすると、符号同期のと
り得る位相はｎ通りであるから、上記の試行を最大（ｎ
−１）回繰返せば必ず符号同期は正しくなる。符号同期
が誤っていると復号が全然進まないと仮定すると、１回
の試行には受信信号のバッファ全体に受信信号を蓄積す
るだけの時間がかかり、この時間の（ｎ−１）倍が符号
同期の引込み時間の最大値となる。また、１回試行を行
うごとに、そのときバッファに蓄積している受信信号を
すべて捨てることになる。
で伝送誤りを含むのと等価であるから、復号が進まず、
受信信号のバッファがオーバーフローする。このオーバ
ーフローによって符号同期が誤っていると判断すると、
符号同期の位相を符号シンボルの１符号ビット分だけず
らし、その後に受信信号のバッファに新しく入力する受
信信号から復号を行う。この符号同期の試行によっても
復号が進まず受信信号のバッファがオーバーフローする
と、同じ試行を再度行う。１符号シンボルがｎビットの
符号ビットから構成されているとすると、符号同期のと
り得る位相はｎ通りであるから、上記の試行を最大（ｎ
−１）回繰返せば必ず符号同期は正しくなる。符号同期
が誤っていると復号が全然進まないと仮定すると、１回
の試行には受信信号のバッファ全体に受信信号を蓄積す
るだけの時間がかかり、この時間の（ｎ−１）倍が符号
同期の引込み時間の最大値となる。また、１回試行を行
うごとに、そのときバッファに蓄積している受信信号を
すべて捨てることになる。
以上説明したように従来の逐次復号装置は、受信信号の
バッファ全体に受信信号を蓄積する時間の最大（ｎ−
１）倍という長い符号同期引込み時間を要し、この間受
取る受信信号を復号できない欠点がある。
バッファ全体に受信信号を蓄積する時間の最大（ｎ−
１）倍という長い符号同期引込み時間を要し、この間受
取る受信信号を復号できない欠点がある。
本発明の目的は、符号同期の引込み時間が短い逐次復号
装置を提供することにある。
装置を提供することにある。
本発明の逐次復号装置は、畳込み符号の符号シンボルで
変調した変調信号を伝送し復調して得た受信信号をあら
かじめ定めた第１の数だけ記憶し得る受信信号記憶手段
と、前記受信信号の復号結果を前記第１の数だけ記憶し
得る復号結果記憶手段と、前記受信信号を前記受信信号
記憶手段に順次書込むと同時に前記復号結果記憶手段か
ら既に書込まれている前記復号結果を順次読出して外部
へ出力し、前記受信信号記憶手段から読出した前記受信
信号に試行錯誤的に符号同期して逐次復号を行い、復号
が完了すると前記復号結果を前記復号結果記憶手段に書
込むと同時に前記受信信号記憶手段から今復号が完了し
た前記受信信号の次に書込まれている前記受信信号を読
出して復号を試み、以前の復号の誤りの可能性があると
して復号を後退させるときは前記受信信号記憶手段から
直前に読出した前記受信信号の前に書込まれている前記
受信信号を読出すと同時に今読出す前記受信信号を以前
に復号完了したとき前記復号結果記憶手段に書込んだ前
記復号結果を読出して復号をやり直し、前記受信信号記
憶手段から直前に読出した前記受信信号のすぐ前に書込
まれている前記受信信号が新しく入力した前記受信信号
によって書直されるまでに復号が遅れ前記符号同期に誤
りがあると判断するごとに、前記符号同期をやり直し前
記受信信号記憶手段に書込んだ最新の前記受信信号より
あらかじめ定めた、前記第１の数未満の、第２の数だけ
以前に書込んだ前記受信信号を読出して復号を試みるリ
セット動作を繰返す逐次復号手段とを備えて構成され
る。
変調した変調信号を伝送し復調して得た受信信号をあら
かじめ定めた第１の数だけ記憶し得る受信信号記憶手段
と、前記受信信号の復号結果を前記第１の数だけ記憶し
得る復号結果記憶手段と、前記受信信号を前記受信信号
記憶手段に順次書込むと同時に前記復号結果記憶手段か
ら既に書込まれている前記復号結果を順次読出して外部
へ出力し、前記受信信号記憶手段から読出した前記受信
信号に試行錯誤的に符号同期して逐次復号を行い、復号
が完了すると前記復号結果を前記復号結果記憶手段に書
込むと同時に前記受信信号記憶手段から今復号が完了し
た前記受信信号の次に書込まれている前記受信信号を読
出して復号を試み、以前の復号の誤りの可能性があると
して復号を後退させるときは前記受信信号記憶手段から
直前に読出した前記受信信号の前に書込まれている前記
受信信号を読出すと同時に今読出す前記受信信号を以前
に復号完了したとき前記復号結果記憶手段に書込んだ前
記復号結果を読出して復号をやり直し、前記受信信号記
憶手段から直前に読出した前記受信信号のすぐ前に書込
まれている前記受信信号が新しく入力した前記受信信号
によって書直されるまでに復号が遅れ前記符号同期に誤
りがあると判断するごとに、前記符号同期をやり直し前
記受信信号記憶手段に書込んだ最新の前記受信信号より
あらかじめ定めた、前記第１の数未満の、第２の数だけ
以前に書込んだ前記受信信号を読出して復号を試みるリ
セット動作を繰返す逐次復号手段とを備えて構成され
る。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は、本発明の逐次復号装置の一実施例を示すブロ
ック図である。
ック図である。
１は受信信号のバッファ用のRAM、２は復号結果のバッ
ファ用のRAMである。RAM1,2はいずれもm1込のアドレス
数を有する。３は、制御信号B1，B2によってRAM1,2の書
込みおよび読出しを制御し、そのためアドレス信号を出
力し、受信信号を逐次復号する復号処理部である。D
0は、受端の復調器（図示せず）から入力する受信信
号、CLは受信信号D0のクロック信号である。
ファ用のRAMである。RAM1,2はいずれもm1込のアドレス
数を有する。３は、制御信号B1，B2によってRAM1,2の書
込みおよび読出しを制御し、そのためアドレス信号を出
力し、受信信号を逐次復号する復号処理部である。D
0は、受端の復調器（図示せず）から入力する受信信
号、CLは受信信号D0のクロック信号である。
復号処理部３は、カウンタ31,32、セレクタ33、制御回
路34ならびに復号回路35により構成されている。カウン
タ31は、クロック信号CLを計数し計数値をアドレス信号
Alとして出力するm1進のカウンタである。カウンタ32も
m1進のカウンタであり、アドレス信号A2及び制御信号B3
を出力する。セレクタ33は、制御回路34からの制御信号
B6によりアドレス信号A1,A2のいずれか一方を選択し、R
AM1および２へ出力する。
路34ならびに復号回路35により構成されている。カウン
タ31は、クロック信号CLを計数し計数値をアドレス信号
Alとして出力するm1進のカウンタである。カウンタ32も
m1進のカウンタであり、アドレス信号A2及び制御信号B3
を出力する。セレクタ33は、制御回路34からの制御信号
B6によりアドレス信号A1,A2のいずれか一方を選択し、R
AM1および２へ出力する。
新しい受信信号D0が入力されると、カウンタ31がクロッ
ク信号CLを計数してアドレス信号A1が一つ増大する。こ
のとき、制御回路34はカウンタ31からその制御信号B5に
応答し、制御信号B6を出力する。セレクタ33は、この制
御信号B6に応答してアドレス信号A1を出力し、RAM1のア
ドレスA1に入力した受信信号D0を書込むとともにRAM2の
アドレスA1に書込まれている復号結果Ｅを読出して外部
へ出力する。したがって、アドレス信号A1は、RAM1へ書
込んだ最新の受信信号D0のアドレスを示している。
ク信号CLを計数してアドレス信号A1が一つ増大する。こ
のとき、制御回路34はカウンタ31からその制御信号B5に
応答し、制御信号B6を出力する。セレクタ33は、この制
御信号B6に応答してアドレス信号A1を出力し、RAM1のア
ドレスA1に入力した受信信号D0を書込むとともにRAM2の
アドレスA1に書込まれている復号結果Ｅを読出して外部
へ出力する。したがって、アドレス信号A1は、RAM1へ書
込んだ最新の受信信号D0のアドレスを示している。
一方、アドレス信号A2は復号回路35が現在復号処理して
いる受信信号D1のRAM1におけるアドレスを示している。
復号回路35は、直前にRAM1から読出した受信信号D1の復
号が完了すると、復号回路35は復号終了を知らせる制御
信号B4の出力する。制御回路34は、制御信号B4に応答
し、制御信号B1,B2,B3,B6を出力する。セレクタ33は制
御信号B6に応答してアドレス信号A2を出力する。復号回
路35は復号結果D2を制御信号B2の制御によりRAM2のアド
レスA2に書込む。カウンタ32は制御回路34よりの制御信
号B3に応答しアドレス信号A2を一つ増大する。続いて復
号回路35は制御信号B1によりRAM1の（一つ増大した）ア
ドレスA2から次の受信信号D1を読出し、次の復号処理に
移る。
いる受信信号D1のRAM1におけるアドレスを示している。
復号回路35は、直前にRAM1から読出した受信信号D1の復
号が完了すると、復号回路35は復号終了を知らせる制御
信号B4の出力する。制御回路34は、制御信号B4に応答
し、制御信号B1,B2,B3,B6を出力する。セレクタ33は制
御信号B6に応答してアドレス信号A2を出力する。復号回
路35は復号結果D2を制御信号B2の制御によりRAM2のアド
レスA2に書込む。カウンタ32は制御回路34よりの制御信
号B3に応答しアドレス信号A2を一つ増大する。続いて復
号回路35は制御信号B1によりRAM1の（一つ増大した）ア
ドレスA2から次の受信信号D1を読出し、次の復号処理に
移る。
復号処理の周期はクロック信号CLの周期より十分短いの
で、受信信号D0に伝送誤りが少く復号が順調に進むとア
ドレス信号A2がアドレス信号A1に追付き、RAM1に書込ん
だ最新の受信信号D0の復号処理をするようになる。その
結果、それ以上読出すべき新しい受信信号D1が無くなる
ので、アドレス信号A2がアドレス信号A1に等しくなると
制御回路34は制御信号B4を出力し、復号回路35は制御信
号B4に応答し、復号処理を一時停止する。
で、受信信号D0に伝送誤りが少く復号が順調に進むとア
ドレス信号A2がアドレス信号A1に追付き、RAM1に書込ん
だ最新の受信信号D0の復号処理をするようになる。その
結果、それ以上読出すべき新しい受信信号D1が無くなる
ので、アドレス信号A2がアドレス信号A1に等しくなると
制御回路34は制御信号B4を出力し、復号回路35は制御信
号B4に応答し、復号処理を一時停止する。
復号を後退させるとき制御回路34は、制御信号B1,B2,B3
を出力する。カウンタ32は、制御信号B3に応答し、アド
レス信号A2を一つ減少させる。復号回路35は、制御信号
B1,B2,B3を出力する。カウンタ32は、制御信号B3に応答
し、アドレス信号A2を一つ減少させる。復号回路35は、
制御信号B1,B2によりRAM1,2のアドレスA2から（以前に
復号したことのある）受信信号D1および復号結果D2を読
出して復号をやり直す。
を出力する。カウンタ32は、制御信号B3に応答し、アド
レス信号A2を一つ減少させる。復号回路35は、制御信号
B1,B2,B3を出力する。カウンタ32は、制御信号B3に応答
し、アドレス信号A2を一つ減少させる。復号回路35は、
制御信号B1,B2によりRAM1,2のアドレスA2から（以前に
復号したことのある）受信信号D1および復号結果D2を読
出して復号をやり直す。
このようにして復号回路35は、受信信号D1を逐次復号し
ていく。
ていく。
直前にRAM1から読出した受信信号D1（そのRAM1における
アドレスはA2）のすぐ前に書込まれている受信信号（そ
のアドレスはA2−１）が新しく入力した受信信号D0によ
って書直される（この書込みのアドレスはA1）までに、
いいかえればA2−１＝A1になるまでに復号が遅れると、
次に新しく入力する受信信号D0によて復号が完了してい
ない（アドレスA2の）受信信号が書直されてしまうこと
になる。そのため、復号回路35はA2−１＝A1になるまで
に復号が遅れるとRAM1がオーバーフローしたと判断す
る。
アドレスはA2）のすぐ前に書込まれている受信信号（そ
のアドレスはA2−１）が新しく入力した受信信号D0によ
って書直される（この書込みのアドレスはA1）までに、
いいかえればA2−１＝A1になるまでに復号が遅れると、
次に新しく入力する受信信号D0によて復号が完了してい
ない（アドレスA2の）受信信号が書直されてしまうこと
になる。そのため、復号回路35はA2−１＝A1になるまで
に復号が遅れるとRAM1がオーバーフローしたと判断す
る。
伝送路の品質が劣化して受信信号D0に伝送誤りが多発す
ると、復号が進まずRAM1がオーバーフローする。伝送品
質が正常であるならばRAM1のオーバーフローの発生確率
がきわめて小さくなるようにRAM1（および２）のアドレ
ス数m1を設定する。
ると、復号が進まずRAM1がオーバーフローする。伝送品
質が正常であるならばRAM1のオーバーフローの発生確率
がきわめて小さくなるようにRAM1（および２）のアドレ
ス数m1を設定する。
ところで、復号処理部３は符号同期を、以下詳述するよ
うに、試行錯誤的に行っているので、この符号同期の誤
りによってもRAM1がオーバーフローする。
うに、試行錯誤的に行っているので、この符号同期の誤
りによってもRAM1がオーバーフローする。
制御回路34は、符号同期の誤りのためにRAM1がオーバー
フローしたと判断すると、制御信号B3,B4,B1を出力す
る。カウンタ32は制御信号B3に応答し、アドレス信号A2
をアドレスA1よりm2（ただしm2＜m1）小さい値にリセッ
トする。復号回路35は、畳込み符号の符号シンボルの１
ビット分だけ符号同期の位相をずらし、制御信号B1によ
りRAM1の（リセットした）アドレスA2から受信信号D1を
読出し復号を再開する。いいかえればRAM1に書込んだ最
新の受信信号D0よりm2回前に書込んだ受信信号D0を読出
して復号処理を行う。この符号同期のやり直しおよびア
ドレス信号A2のリセット（これらをリセット動作と総称
する）によっても符号同期が正しくならずRAM1が再度オ
ーバーフローすれば、リセット動作を再度行う。リセッ
ト動作後符号同期がまだ正しくならずRAM1が再度オーバ
ーフローするまでの時間は、この間復号が全然進まない
と仮定すれば、クロック信号CLの周期のほぼ（m1−m2）
倍となる。１符号シンボルの構成ビット数がｎであれ
ば、符号同期の位相を１符号ビット分ずらせることを最
大（ｎ−１）回繰返す、いいかえればリセット動作を最
大（ｎ−１）回繰返せば必ず符号同期が正しくなること
については既に述べた。
フローしたと判断すると、制御信号B3,B4,B1を出力す
る。カウンタ32は制御信号B3に応答し、アドレス信号A2
をアドレスA1よりm2（ただしm2＜m1）小さい値にリセッ
トする。復号回路35は、畳込み符号の符号シンボルの１
ビット分だけ符号同期の位相をずらし、制御信号B1によ
りRAM1の（リセットした）アドレスA2から受信信号D1を
読出し復号を再開する。いいかえればRAM1に書込んだ最
新の受信信号D0よりm2回前に書込んだ受信信号D0を読出
して復号処理を行う。この符号同期のやり直しおよびア
ドレス信号A2のリセット（これらをリセット動作と総称
する）によっても符号同期が正しくならずRAM1が再度オ
ーバーフローすれば、リセット動作を再度行う。リセッ
ト動作後符号同期がまだ正しくならずRAM1が再度オーバ
ーフローするまでの時間は、この間復号が全然進まない
と仮定すれば、クロック信号CLの周期のほぼ（m1−m2）
倍となる。１符号シンボルの構成ビット数がｎであれ
ば、符号同期の位相を１符号ビット分ずらせることを最
大（ｎ−１）回繰返す、いいかえればリセット動作を最
大（ｎ−１）回繰返せば必ず符号同期が正しくなること
については既に述べた。
符号同期が正しければ符号が順調に進むであろうから、
（m1−m2）をm1より相当小さくしてもRAM1はもはやオー
バーフローしないであろうと期待できる。既に説明した
ように、従来の逐次復号装置は符号同期のやり直しの後
アドレス信号A2をアドレス信号A1に等しくリセットして
いたので、リセット動作後RAM1が再度オーバーフローす
るまでにクロック信号CLの周期のほぼm1倍の時間を要し
ていた。第１図に示す実施例においてはこの時間がクロ
ック信号CLの周期のほぼ（m1−m2）倍になるのだから、
第１図に示す実施例における符号同期引込みの最大所要
時間は従来の逐次復号装置における最大所要時間の（m1
−m2）／m1に短縮される。このように、（m1−m2）を小
くすることによって第１図に示す実施例の符号同期の引
込み時間を短縮できる。
（m1−m2）をm1より相当小さくしてもRAM1はもはやオー
バーフローしないであろうと期待できる。既に説明した
ように、従来の逐次復号装置は符号同期のやり直しの後
アドレス信号A2をアドレス信号A1に等しくリセットして
いたので、リセット動作後RAM1が再度オーバーフローす
るまでにクロック信号CLの周期のほぼm1倍の時間を要し
ていた。第１図に示す実施例においてはこの時間がクロ
ック信号CLの周期のほぼ（m1−m2）倍になるのだから、
第１図に示す実施例における符号同期引込みの最大所要
時間は従来の逐次復号装置における最大所要時間の（m1
−m2）／m1に短縮される。このように、（m1−m2）を小
くすることによって第１図に示す実施例の符号同期の引
込み時間を短縮できる。
１回のリセット動作ごとに復号できず捨ててしまう受信
信号D0はRAM1のアドレス数にして（m1−m2−１）個分で
ある。したがって、符号同期の引込み中に捨てる受信信
号D0の量も、従来の逐次復号装置におけるより、符号同
期引込み最大所要時間の短縮の比率にほぼ等しい比率で
減少する。
信号D0はRAM1のアドレス数にして（m1−m2−１）個分で
ある。したがって、符号同期の引込み中に捨てる受信信
号D0の量も、従来の逐次復号装置におけるより、符号同
期引込み最大所要時間の短縮の比率にほぼ等しい比率で
減少する。
なお、ここでは符号同期というものを受信データ系列よ
り１符号シンボルを正確に区切ること（ここでは区別し
て枝同期と呼ぶ）として説明を行ったが、伝送路変調方
式として直交変調方式を採用した時の４相位相不確定性
を除去する為の同期機能や、逐次復号方式においてよく
知られているバッファオーバーフロー状態から定常状態
へ導く為の再同期機能も含めて符号同期として解釈して
も同期確立ができる。ただし、この時はRAM1のオーバー
フローに対し、枝同期をとるのか、４相位相不確定性を
除去する為の同期をとるのか逐次復号方式における再同
期を行うのかは別途決める必要がある。
り１符号シンボルを正確に区切ること（ここでは区別し
て枝同期と呼ぶ）として説明を行ったが、伝送路変調方
式として直交変調方式を採用した時の４相位相不確定性
を除去する為の同期機能や、逐次復号方式においてよく
知られているバッファオーバーフロー状態から定常状態
へ導く為の再同期機能も含めて符号同期として解釈して
も同期確立ができる。ただし、この時はRAM1のオーバー
フローに対し、枝同期をとるのか、４相位相不確定性を
除去する為の同期をとるのか逐次復号方式における再同
期を行うのかは別途決める必要がある。
以上詳細に説明したように本発明の逐次復号装置は、受
信信号のバッファがオーバーフローし符号同期に誤りが
あると判断して符号同期をやり直したとき、そのときよ
り一定の回数以前に受信信号のバッファに書込んだ受信
信号から復号処理を再開するようにして符号同期のやり
直しの繰返し周期を短くしているので、符号同期の引込
み時間を短くできる効果がある。
信信号のバッファがオーバーフローし符号同期に誤りが
あると判断して符号同期をやり直したとき、そのときよ
り一定の回数以前に受信信号のバッファに書込んだ受信
信号から復号処理を再開するようにして符号同期のやり
直しの繰返し周期を短くしているので、符号同期の引込
み時間を短くできる効果がある。
第１図は、本発明の逐次復号装置の一実施例を示すブロ
ック図である。 1,2……RAM、３……復号処理部、31,32……カウンタ、3
3……セレクタ、34……制御回路、35……復号回路。
ック図である。 1,2……RAM、３……復号処理部、31,32……カウンタ、3
3……セレクタ、34……制御回路、35……復号回路。
Claims (1)
- 【請求項１】畳込み符号の符号シンボルで変調した変調
信号を伝送し復調して得た受信信号をあらかじめ定めた
第１の数だけ記憶し得る受信信号記憶手段と、 前記受信信号の復号結果を前記第１の数だけ記憶し得る
復号結果記憶手段と、 前記受信信号を前記受信信号記憶手段に順次書込むと同
時に前記復号結果記憶手段から既に書込まれている前記
復号結果を順次読出して外部へ出力し、前記受信信号記
憶手段から読出した前記受信信号に試行錯誤的に符号同
期して逐次復号を行い、復号が完了すると前記復号結果
を前記復号結果記憶手段に書込むと同時に前記受信信号
記憶手段から今復号が完了した前記受信信号の次に書込
まれている前記受信信号を読出して復号を試み、以前の
復号に誤りの可能性があるとして復号を後退させるとき
は前記受信信号記憶手段から直前に読出した前記受信信
号の前に書込まれている前期受信信号を読み出すと同時
に今読出す前記受信信号を以前に復号完了したとき前記
復号結果記憶手段に書込んだ前記復号結果を読出して復
号をやり直し、前記受信信号記憶手段から直前に読出し
た前記受信信号のすぐ前に書込まれている前記受信信号
が新しく入力した前記受信信号によって書直されるまで
に復号が遅れ前記符号同期に誤りがあると判断するごと
に、前記符号同期をやり直し前記受信信号記憶手段に書
込んだ最新の前記受信信号よりあらかじめ定めた、前記
第１の数未満の、第２の数だけ以前に書込んだ前記受信
信号を読出して復号を試みるリセット動作を繰返す逐次
復号処理手段とを備えたことを特徴とする逐次復号装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19672688A JPH0683184B2 (ja) | 1987-08-07 | 1988-08-05 | 逐次複号装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-197682 | 1987-08-07 | ||
| JP19768287 | 1987-08-07 | ||
| JP19672688A JPH0683184B2 (ja) | 1987-08-07 | 1988-08-05 | 逐次複号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01132241A JPH01132241A (ja) | 1989-05-24 |
| JPH0683184B2 true JPH0683184B2 (ja) | 1994-10-19 |
Family
ID=26509937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19672688A Expired - Fee Related JPH0683184B2 (ja) | 1987-08-07 | 1988-08-05 | 逐次複号装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683184B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0624348B2 (ja) * | 1988-05-24 | 1994-03-30 | 日本電気株式会社 | 誤り訂正装置における同期検出方法およびその装置並びに該装置を用いる同期方法 |
| JPH08167919A (ja) * | 1994-12-13 | 1996-06-25 | Nec Corp | ディジタル復調装置 |
-
1988
- 1988-08-05 JP JP19672688A patent/JPH0683184B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01132241A (ja) | 1989-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4539684A (en) | Automatic frame synchronization recovery utilizing a sequential decoder | |
| US4777636A (en) | Path trace viterbi decoder | |
| US7773325B2 (en) | Timing recovery for data storage channels with buffered sectors | |
| JP3249405B2 (ja) | 誤り訂正回路および誤り訂正方法 | |
| KR100887263B1 (ko) | Ｍａｐ 디코더용 파이프라인 구조 | |
| JPH0730439A (ja) | 巡回ビタビ復号器の操作方法 | |
| US5274647A (en) | Elastic buffer with error detection using a hamming distance circuit | |
| US5878060A (en) | Viterbi decoding apparatus and viterbe decoding method | |
| CA2198194A1 (en) | Viterbi decoding method and viterbi decoding circuit | |
| JPH0445017B2 (ja) | ||
| JPH0683184B2 (ja) | 逐次複号装置 | |
| US5079771A (en) | Bit and symbol timing recovery for sequential decoders | |
| US5710785A (en) | Sequential decoder having short synchronization recovery time | |
| JPH0683185B2 (ja) | 逐次復号装置 | |
| JPH08279833A (ja) | 逐次復号装置 | |
| JP2621582B2 (ja) | 逐次復号装置 | |
| JP3235333B2 (ja) | ビタビ復号方法およびビタビ復号化装置 | |
| JP2001177421A (ja) | ビタビデコーダおよび同期制御方法 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JP2671581B2 (ja) | 逐次復号装置 | |
| JP2891190B2 (ja) | 逐次復号装置 | |
| JPH0234508B2 (ja) | ||
| JPH1168584A (ja) | ビタビ復号装置、ビタビ復号装置における畳み込み符号の入力タイミング制御方法及び入力タイミング制御装置 | |
| JPH08167919A (ja) | ディジタル復調装置 | |
| JPH04238431A (ja) | 誤り訂正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |